ZHDU014 December 2025 MSPM33C321A
MSPM33 BSL 根据器件中的可用 SRAM 大小动态分配 SRAM 存储器。SRAM 存储器布局说明了用于引导加载程序运行的存储器。
SRAM 存储器布局说明了用于引导加载程序运行的存储器。
SRAM 存储器分配遵循以下结构:
由于 BSL 协议有 2 个字节用于定义长度,因此最大缓冲区大小限制为 32KB(0x7FFF 字节)。尽管 MSPM33 拥有 256KB 的 SRAM,但每个缓冲区(RX 和 TX)仅使用 32KB。
主机允许进行读写访问的 SRAM 存储器是 BSL 缓冲区起始地址到 [SRAM 结束地址 – 栈大小],其中 SRAM 结束地址由每个器件中可用的 SRAM 存储器决定。由于与可变缓冲空间共享同一 SRAM 空间,因此其内容在 SRAM 写入/读取操作期间有可能被覆盖。