栅极驱动器具有短传播延迟和强大的输出级，能够在 FET 栅极提供高电流峰值，并实现快速的上升和下降时间，从而确保电压的快速切换。在高电流快速开关电路中，合理的原理图设计与布局对于确保器件正常工作至关重要。优秀的原理图设计与布局有助于减少电路中可能存在的寄生效应。所提供的建议有助于提升电路及器件的性能。后续各元件的典型参数值均可在相应器件的数据表中找到。

半桥驱动器原理图提示

图 1 中显示了典型的半桥原理图。该图汇总了推荐用于半桥驱动器的元件。图中采用不同颜色来区分针对电源、输入、自举电路及输出部分的推荐配置。

图 1 中的红色区域展示了针对电源部分的推荐配置。对于典型的半桥驱动器，在 VDD 处放置两个旁路电容器非常重要。TI 建议使用一个较大容量的电容器，以减小导通瞬间的 VDD 电压降，并为自举电容器充电。同时建议使用第二个较小容量的电容器，以抑制 VDD 引脚上可能存在的噪声。

驱动器的输入端相关内容显示在 图 1 中的黄色区域。通常建议避免在输入级使用任何输入滤波措施。输入滤波会导致信号延迟过大，这对于高速应用而言并不理想。在对速度要求不高的应用中，添加输入滤波器有助于改善输入信号的质量。

接下来是关于自举电路的注意事项，该部分对应 图 1 中的绿色区域。该电路作为高侧偏置，用于驱动高侧 FET。自举电容器将驱动高侧栅极，并在低侧栅极导通时充电。当低侧 FET 关断时，自举电容器将用于驱动高侧 FET。在构建自举电路时，一个行之有效的原则是：自举电容器的容值应至少为 FET 栅极电容的 10 倍。VDD 旁路电容器的容值也应至少为自举电容器的 10 倍。自举二极管同样至关重要，它有助于降低电流从自举电容器回流至驱动器电源的风险。应选用反向恢复速度快或为肖特基类型的二极管，且其额定电压需高于最大自举电压。当使用外部自举二极管时，使用自举电阻器有助于减小流经二极管的电流。请注意，某些器件内部已集成了自举组件，因此在设计自举电路前，务必查阅器件规格书。

在半桥驱动器的输出级中，通常会有两个 FET：一个位于高侧，另一个位于低侧，如 图 1 的蓝色区域所示。低侧输出驱动的是以接地为基准的 FET，其栅极电压将等于 VDD。高侧输出是一个以 HS 为基准的浮动驱动器。相对于 HS，该 FET 的栅极电压将等于 VDD 减去自举二极管的正向电压降。 输出端的电阻器用于控制开通和关断速度，同时也有助于限制栅极驱动路径中的噪声和响铃。

低侧驱动器提示

图 2 所示为典型的低侧驱动器原理图。该图汇总了推荐用于低侧驱动器的元件。图中采用不同颜色来区分针对电源、输入及输出部分的推荐配置。

图 2 中的红色区域展示了针对电源部分的推荐配置。TI 建议使用两个旁路电容器，一个具有较大电容值、另一个具有较小电容值。较大的电容器用于提供额外能量，以最大限度地减小 VDD 上的压降。值较小的电容器在高频下具有较低的阻抗，有助于降低 VDD 引脚上的噪声。

接下来是针对输入级的建议，如图 图 2 中黄色区域所示。某些低侧驱动器提供双输入选项。通常，这两个输入端用于支持非反相或反相配置，如 图 2 中的 IN+ 和 IN- 引脚所示。输入引脚也可兼作使能控制端。具体实现方式为：若需非反相输入，可将 IN- 接地；若需反相输入，则将 IN+ 连接至 VDD。此外还需注意，某些器件具备安全保护功能，不允许输入引脚悬空；若出现悬空情况，器件将保持输出为低电平，直到两个引脚均已连接至相应信号。另需注意，对于高速应用，可使用输入缓冲器来生成 1ns 脉冲。

最后，输出级由 图 2 中的蓝色区域表示。TI 的单通道 GaN 驱动器提供分立式输出配置。这种分立式输出配置允许分别优化 FET 的导通和关断时间。此外，栅极电阻器有助于控制导通和关断速度，同时限制栅极驱动路径中的噪声和响铃。

布局建议

良好的布局有助于减少设计中的寄生电感或电容数量。在使用 GaN 驱动器进行设计时，电路板必须至少采用四层结构。需要考虑的一些通用建议包括：让源极走线与回流走线平行布置，以抵消磁通；将信号走线与功率走线分开；并将 FET 尽可能靠近驱动器放置。这些建议以及后续介绍的其他注意事项，都有助于减少设计中可能存在的寄生效应。

图中所示的布局建议适用于半桥驱动器。针对半桥驱动器的这些建议同样适用于低侧驱动器。首先需要注意的是，VDD 旁路电容器具应尽可能靠近 IC 放置。其中，容量较小的旁路电容器应距离 IC 最近，容量较大的旁路电容器则紧随其后放置。图 3 在左侧显示了良好的布局，在右侧显示了不良布局。良好的布局将旁路电容器放置在靠近 IC 的位置，而不佳的布局则显示电容器距离 IC 较远，这可能会导致性能问题。

自举电路路径应优先采用短而宽的走线。自举电路路径如 图 4 所示，包括旁路电容器、自举电阻器、自举二极管和自举电容器。采用短而宽的走线有助于最大限度地减小 VDD 走线上的寄生电感。此外，将自举电容器尽可能靠近 HB 和 HS 引脚放置，有助于改善电路性能。

将元件放置在输入端 LI 和 HI 时，请将元件放置在尽可能靠近栅极驱动器 IC 的位置，同时保持放置和布线对称，如 图 4 所示。

在输出级，应尽量减小高电流栅极驱动回路，这将有助于改善电路性能。由于输出承载高电流，因此务必尽可能地减小输出环路，以避免任何寄生效应。在 图 5 的左图中，系统以红色圆圈标示了该回路。在 图 5 的右图中，系统用黑线显示了栅极驱动环路的另一个视图。还需要注意的是，驱动器输出接地和功率 FET 源极需要尽可能短。在电路设计中遵循这些建议有助于提升电路性能，因此务必牢记这些要点。