本节详细介绍了实现方案，其中主机 DSP 生成初始 PWM 波形，而 TPLD 处理相应互补 PWM 信号的生成。如图 2 所示，DSP 或模拟控制器生成初始闭环 PWM 信号。然后，TPLD 使用内部反相器和延迟块处理此 PWM 信号的上升沿，以生成具有死区时间插入功能的互补 PWM 波形。

在实际应用中，GPIO 可配置为使用施密特触发在数字输入模式下运行，以增强 TPLD 的抗噪性能。对于死区时间控制，该配置还可以卸载到输出 GPIO 上的外部 RC 电路，或通过栅极驱动器固有的死区时间设计来实现，从而简化 TPLD 内部逻辑设计。该方案的主要优势是实现简单，但缺点是在标准降压转换器中仅节省了单个 PWM 通道。相比之下，对于更复杂的拓扑，例如需要四个 PWM 的同步整流有源钳位正激式 (PSFB-ACF) 或需要八个 PWM 的相移全桥 (SR)，此方法可以显著减轻更多的主机控制器 GPIO 和 PWM 资源的负担。