为了降低 ICT 运行期间的电应力，采取了两项主要的纠正措施。第一次修改更改了驱动器模式

原始模式：

00 / 01 / 10 / 11

替换为：

00 / 0X / X0 / XX，

其中“X”表示“无关”状态。在这种更新的方法中，测试仪（开漏驱动器）不再主动驱动逻辑高电平条件。相反，允许输出通过现有的上拉电阻器上升至高电平。这显著降低了边沿速率主动性，从而在低电平到高电平转换期间更大限度地减少了过冲生成。使用开漏还可以解决与 B 侧 TCA9617 基座电压的任何争用。

除了软件更改外，还通过在 ICT 测试平台上向 SCLA、SDAA、SCLB 和 SDAB 添加 200Ω 串联电阻器来进行硬件更改。这些电阻器降低了边沿速率、反射阻尼并且抑制了由长 ICT 互连结构产生的 LC 谐振。电阻器还可限制进出缓冲器的电流。

图 2-4 软件和硬件更改的新 ICT 设置可减少过冲/下冲行为，并解决 B 侧基座争用问题