ZHCZ049C December   2022  – December 2025 IWRL6432

PRODUCTION DATA  

  1.   1
  2.   摘要
  3. 1简介
  4. 2器件命名规则
  5. 3器件标识
  6. 4使用说明
    1. 4.1 低功耗拓扑中的上电序列
    2. 4.2 符合 BOM 优化型拓扑中 1.2V 数字 LDO 输出路径的数据表规格
  7. 5器件型号/修订版对应关系公告
  8. 6功能规范的已知设计异常
    1. 6.1  ANA #48
    2. 6.2  ANA #49
    3. 6.3  ANA #50
    4. 6.4  ANA #51
    5. 6.5  ANA #52
    6. 6.6  ANA #57
    7. 6.7  DIG #1
    8. 6.8  DIG #2
    9. 6.9  DIG #3
    10. 6.10 DIG #4
    11. 6.11 DIG #5
    12. 6.12 DIG #6
    13. 6.13 DIG #7
    14. 6.14 DIG #8
    15. 6.15 DIG #9
    16. 6.16 DIG #10
    17. 6.17 DIG #14
    18. 6.18 DIG #15
    19. 6.19 DIG #16
  9. 7商标
  10.   修订历史记录

4.1 低功耗拓扑中的上电序列

当器件处于低功耗拓扑，且 1.8V 在 1.2V 之前上电时，仅在器件上电期间，在 NRESET 释放之前，在 1.2V 电源轨上可以看到瞬时大电流。为避免这种情况，请在 1.8V 之前上电 1.2V（VDDIN、VDD_SRAM 和 VNWA）。


IWRL6432 建议的加电序列

图 4-1 建议的加电序列
注：

  1. 本使用说明仅适用于 1.2V 电源轨。对于 1.2V 电源以外的信号，请参阅数据表中的“器件唤醒序列”图。

  2. TI EVM/参考设计中的配电网络遵循数据表中的“器件唤醒序列”，并支持额外电流，而无需先上电 1.2V。