ZHCZ036B April   2024  – February 2025 TMS320F28P550SG , TMS320F28P550SJ , TMS320F28P559SG-Q1 , TMS320F28P559SJ-Q1

 

  1.   1
  2.   TMS320F28003x 实时 MCU 器件勘误表器件修订版本 0
  3. 1使用说明和公告模型
    1. 1.1 使用说明汇总表
    2. 1.2 公告汇总表
  4. 2命名规则、封装编号法和修订版本标识
    1. 2.1 器件和开发支持工具命名规则
    2. 2.2 支持的器件
    3. 2.3 封装编号法和修订版本标识
  5. 3器件修订版本 A 使用说明和公告
    1. 3.1 器修订版本 A 使用说明
      1. 3.1.1 PIE：背对背 PIEACK 写入和手动 CPU 中断屏蔽清除之后的伪波嵌套中断
      2. 3.1.2 使用嵌套中断时要小心
      3. 3.1.3 安全性：主要的防御层是构建芯片安全边界，从启用 JTAGLOCK 和零引脚引导至闪存功能开始
    2. 3.2 器件修订版本 A 公告
      1.      公告
      2.      公告
      3.      公告
      4.      公告
      5.      公告
      6. 3.2.1 公告
      7.      公告
      8. 3.2.2 公告
      9.      公告
      10. 3.2.3 公告
      11.      公告
      12.      公告
      13. 3.2.4 公告
      14.      公告
      15.      公告
      16.      公告
      17.      公告
      18.      公告
  6. 4器件修订版本 0 使用说明和公告
    1. 4.1 器件修订版本 0 使用说明
    2. 4.2 器件修订版本 0 公告
      1.      公告
      2.      公告
      3.      公告
      4.      公告
      5. 4.2.1 公告
  7. 5文档支持
  8. 6商标
  9. 7修订历史记录

公告

ADC：VREFHI/VREFLO 引脚上的共享模拟输入之间有一个电阻路径

受影响版本

0

详细信息

当 ADC 基准电压设置为 VDDA/VSSA 时，VREFHI 和 VREFLO 引脚可以用作器件上 ADC 的额外输入通道。ADC 输入 D20 和 E20 通道共享 VREFHI 引脚；ADC 输入 A13、B13、C13、D1 和 E13 共享 VREFLO 引脚。在该基准电压模式下，这两个引脚之间存在电阻连接。

权变措施

如果 VREFHI 和 VREFLO 引脚用于模拟基准电压，则不会出现问题。如果这两个引脚用作模拟输入，建议仅驱动其中一个引脚，并将另一个引脚悬空。