ZHCUDH8 November   2025

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 模拟输入
      1. 2.1.1 差动电流输入通道
      2. 2.1.2 差动电压输入通道
      3. 2.1.3 差动电流与电压组合输入通道
      4. 2.1.4 单端电流输入通道
    2. 2.2 ADC 连接和去耦
    3. 2.3 数字接口
    4. 2.4 电源
    5. 2.5 电压基准
    6. 2.6 时钟
    7. 2.7 搭配使用 ADS125H18 EVM 与外部控制器
  9. 3软件
    1. 3.1 软件说明
    2. 3.2 安装 ADS125H18 GUI
  10. 4实现结果
    1. 4.1 硬件连接
    2. 4.2 GUI 操作
      1. 4.2.1 ADC Capture 设置及序列器配置
      2. 4.2.2 EVM 寄存器设置
      3. 4.2.3 时域显示
      4. 4.2.4 频域显示
      5. 4.2.5 直方图显示
  11. 5硬件设计文件
    1. 5.1 原理图
    2. 5.2 PCB 布局
    3. 5.3 物料清单 (BOM)
  12. 6其他信息
    1. 6.1 商标

1.3 规格

以下规格适用于 ADS125H18 EVM 板和 PHI 板。

表 1-1 规格
参数 条件 值
温度 自然通风条件下的建议工作温度范围 (TA) 15°C ≤ TA ≤ 35°C
电源输入范围（单极）

J14-3 (+Vin) 相对于 GND 的推荐电压输入范围

5.5V ≤ +Vin ≤ 6.5V

电源电流范围 |IS|

0.25A ≤ |Is| ≤ 0.5A

电源输入范围（双极）

 J14-1 (-Vin) 相对于 GND 的

推荐电压输入范围

-6.5V ≤ -Vin ≤ -5.5V

电源电流范围 |IS|

 0.25A ≤ |Is| ≤ 0.5A

输入电压范围

AIN0 至 AIN15 输入相对于 GND 的绝对输入电压

V12 器件型号

-12.5V ≤ AINx ≤ 12.5V
V20 器件型号 -20.5V ≤ AINx ≤ 20.5V
V40 器件型号 -40.5V ≤ AINx ≤ 40.5V

EXT 时钟

建议的频率范围 (fCLK)

0.5MHz ≤ fCLK ≤ 26.2MHz

外部数字 IO（包括外部时钟）

相对于 GND 的推荐建议逻辑电平（施加到接头 J12 或连接器 J13）

逻辑低电平 (VIOl)

 0V ≤ VCLKl ≤

0.3*IOVDD

逻辑高电平 (VIOh)

 0.7*IOVDD ≤ VCLKh ≤ IOVDD

ADS125H18 AVDD 到 AVSS

 推荐电压范围（施加到 JP3-2），外部电源

高速或中速模式

 4.5V ≤ AVDD ≤ 5.5V

低速或超低速模式

 3V ≤ AVDD ≤ 5.5V

ADS125H18 |AVSS/AVDD1| 比率与 GND

 建议的绝对比率范围，外部电源，

DGND = GND

|AVSS/AVDD1| ≤ 1.2V/V

ADS125H18 AVSS 至 GND

建议电压范围（JP2 2-3 位置），DGND = GND

 -2.75V ≤ AVSS ≤ 0V

ADS125H18 IOVDD 至 GND

 推荐电压范围（施加到 JP1-1），外部电源，DGND = GND

1.65V ≤ IOVDD ≤ 5.5V

ADS125H18 基准 REFP 至 AVSS

 推荐电压范围（安装了 J9，未安装 U20），外部电源

REFP 缓冲器关闭

 1V ≤ REFP ≤

AVDD + 0.05V

REFP 缓冲在

 1V ≤ REFP ≤ AVDD -

0.7V