ZHCUCV1B March   2025  – January 2026 AM62L

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
    1. 1.1 开始定制电路板设计之前的准备工作
      1. 1.1.1 AM62Lx 处理器系列外设和 IO 变更摘要（相对于 AM62x 处理器系列）
    2. 1.2 处理器特定 SDK
    3. 1.3 外设电路实现 — 处理器系列间的兼容性
      1. 1.3.1 AM62Lx 处理器系列特定实现
      2. 1.3.2 实现参考
    4. 1.4 选择所需的处理器 OPN（可订购器件型号）
      1. 1.4.1 安全启动及功能安全的处理器支持
    5. 1.5 技术文档
      1. 1.5.1 更新了 EVM 原理图（添加了设计、审阅和 CAD 注解）
      2. 1.5.2 TI.com 的处理器产品页面中的配套资料
      3. 1.5.3 原理图设计指南及原理图审阅检查清单 - 特定处理器系列用户指南
      4. 1.5.4 硬件设计注意事项用户指南更新
      5. 1.5.5 支持定制电路板设计的处理器和外设的相关常见问题解答
    6. 1.6 定制电路板设计文档
    7. 1.7 定制电路板设计期间的处理器和处理器外设设计相关疑问查询
  5. 2 定制电路板设计方框图
    1. 2.1 开发定制电路板设计方框图
    2. 2.2 配置引导模式
    3. 2.3 配置处理器引脚功能（PinMux 配置）
  6. 3 电源
    1. 3.1 电源架构
      1. 3.1.1 集成式电源架构
      2. 3.1.2 分立式电源架构
    2. 3.2 处理器电源轨（工作电压）
      1. 3.2.1 支持的低功耗模式
      2. 3.2.2 处理器内核和外设内核 - 电源
      3. 3.2.3 外设电源
      4. 3.2.4 IO 组电源的处理器 IO 电源
        1. 3.2.4.1 IO 组电源的 1.8V 或 3.3V 双电压 IO 电源
          1. 3.2.4.1.1 其他信息
        2. 3.2.4.2 IO 组电源的 1.8V 固定电压 IO 电源
      5. 3.2.5 用于 SD 卡接口 IO 电压切换的集成 LDO（为 MMC1 IO 接口设计的动态切换双电压 IO 供电）
      6. 3.2.6 VPP（eFuse ROM 编程）电源
      7. 3.2.7 IO 组（处理器）的双电压 IO 电源的内部 LDO
    3. 3.3 电源滤波
    4. 3.4 电源去耦和大容量电容
      1. 3.4.1 PDN 目标阻抗说明
    5. 3.5 电源时序
    6. 3.6 电源诊断（电压监控引脚 VMON）
    7. 3.7 电源诊断（使用外部监控电路（器件）进行监控）
    8. 3.8 定制电路板电流要求估算和电源尺寸确定
  7. 4 处理器时钟（输入和输出）
    1. 4.1 处理器时钟（外部晶体或外部振荡器）
      1. 4.1.1 未使用的 LFOSC0 的连接
      2. 4.1.2 WKUP_OSC0 和 LFOSC0 晶体选型
      3. 4.1.3 LVCMOS 兼容数字时钟输入源
    2. 4.2 处理器时钟输出
      1. 4.2.1 观察时钟输出
    3. 4.3 时钟树工具
  8. 5 联合测试行动组 (JTAG)
    1. 5.1 JTAG/仿真
      1. 5.1.1 JTAG/仿真的配置
        1. 5.1.1.1 BSDL 文件
      2. 5.1.2 JTAG/仿真的实现
      3. 5.1.3 JTAG 接口信号的连接建议
      4. 5.1.4 调试引导模式和边界扫描合规性
  9. 6 配置（处理器）和初始化（处理器和器件）
    1. 6.1 处理器复位
      1. 6.1.1 RTC 上电复位 (RTC_PORz)
    2. 6.2 处理器引导模式配置输入的锁存
    3. 6.3 附加器件的复位
    4. 6.4 看门狗计时器
  10. 7 处理器 — 外设连接
    1. 7.1  支持的处理器内核
    2. 7.2  跨域选择外设
    3. 7.3  存储器控制器 (DDRSS)
      1. 7.3.1 处理器 DDR 子系统和器件寄存器配置
      2. 7.3.2 DDRSS 的 DDR0_CAL0（IO 焊盘校准电阻器）连接
      3. 7.3.3 所连接存储器器件 ZQ 和 Reset_N（存储器器件复位）的连接
      4. 7.3.4 存储器器件上未使用的信号（引脚）
    4. 7.4  媒体、数据存储接口（MMC0、MMC1、MMC2、OSPI0/QSPI0 和 GPMC0）
      1. 7.4.1 多媒体卡/安全数字 (MMCSD) 接口（MMC0、MMC1、MMC2）
      2. 7.4.2 八路串行外设接口 (OSPI) 或四路串行外设接口 (QSPI)
      3. 7.4.3 通用存储器控制器 (GPMC0) 接口
    5. 7.5  以太网接口
      1. 7.5.1 通用平台 3 端口千兆位以太网交换机 (CPSW3G0)
    6. 7.6  可编程实时单元子系统 (PRUSS)
    7. 7.7  通用串行总线 (USB) 子系统
    8. 7.8  通用连接外设
      1. 7.8.1 内部集成电路 (I2C) 接口
    9. 7.9  模数转换器 (ADC0)
    10. 7.10 显示子系统 (DSS)
    11. 7.11 未使用的处理器电源引脚、IO 和外设的连接
      1. 7.11.1 外部中断 (EXTINTn)
      2. 7.11.2 外部唤醒输入（EXT_WAKEUP0 和 EXT_WAKEUP1）
      3. 7.11.3 RSVD0 预留引脚（信号）
    12. 7.12 EVM 特定电路实现（重复使用）
  11. 8 处理器 IO（LVCMOS 或 SDIO 或开漏、失效防护型 IO 缓冲器）的接口连接及仿真
    1. 8.1 IBIS 模型
    2. 8.2 IBIS-AMI 模型
  12. 9 处理器电流消耗和散热分析
    1. 9.1 功耗估算
    2. 9.2 不同电源轨的最大电流额定值
    3. 9.3 支持的功耗模式
    4. 9.4 热设计指南
      1. 9.4.1 热量模型
      2. 9.4.2 电压热管理模块 (VTM)
  13. 10原理图：采集、录入和审阅
    1. 10.1 定制电路板设计无源元件和值选择
    2. 10.2 定制电路板设计电子计算机辅助设计 (ECAD) 工具注意事项
    3. 10.3 定制电路板设计原理图捕获
    4. 10.4 定制电路板设计原理图审阅
  14. 11布局规划、布局、布线指南、电路板层和仿真
    1. 11.1 PCB 设计迂回布线
    2. 11.2 DDR 设计和布局指南
    3. 11.3 高速差分信号布线指南
    4. 11.4 处理器特定 EVM 板布局
    5. 11.5 定制电路板层数和层堆叠
      1. 11.5.1 仿真建议
    6. 11.6 DDR-MARGIN-FW
    7. 11.7 运行电路板仿真时应遵循的步骤参考
    8. 11.8 处理器的软件开发培训 (Academy)
  15. 12定制电路板组装和测试
    1. 12.1 定制电路板启动提示和调试指南
  16. 13处理器（器件）处理和组装
    1. 13.1 处理器（器件）焊接建议
      1. 13.1.1 其他参考内容
  17. 14术语
  18. 15参考资料
    1. 15.1 处理器特定 (AM62Lx)
    2. 15.2 通用
  19. 16修订历史记录

7.4.2 八路串行外设接口 (OSPI) 或四路串行外设接口 (QSPI)

处理器系列支持通过 OSPI0 接口连接 x1 存储器器件（x1 八进制串行外设接口 (OSPI0) 或四通道串行外设接口 (QSPI0)）或连接多达 x2 存储器（例如：x1 OSPI + x1 QSPI）器件。

OSPI0 接口 IO 以 VDDS1 为基准，支持 1.8V IO 固定电平。

以下是有效组合：

  • OSPI + OSPI（更快 - DQS）
  • QSPI + OSPI（更快 - DQS）
  • OSPI（更快 - DQS）
  • QSPI（更快 - LBCLKO）

建议按照 EVM 原理图所述的实现方案将 OSPI0 接口连接到存储器器件（OSPI 或 QSPI）、为 OSPI0_CLK（用于控制可能的反射）添加串联电阻、为 OSPI0_CLK 添加下拉电阻、为数据和 CS 信号添加上拉电阻，以及实现所连存储器器件复位逻辑。

当需要支持引导功能时，请参阅器件特定 TRM，将支持的 CS（芯片选择）连接到附加存储器件。

OSPI0 支持两种数据捕获模式：PHY 模式和 Tap 模式。若要更好地了解支持的模式，请参阅器件特定数据表规格一章的时序和开关特性一节中的 OSPI、OSPI0 子部分。

有关 OSPI 或 QSPI 存储器接口的更多信息，请参阅以下常见问题解答：

[常见问题解答] AM62L（AM62L32、AM62L31）定制电路板硬件设计 – OSPI0 接口实现（TMDS62LEVM 上）指南

[常见问题解答] AM625/AM623/AM620-Q1/AM62L/AM62A/AM62D-Q1/AM62P 定制电路板硬件设计的设计建议/常见错误 — OSPI/QSPI 存储器接口

[常见问题解答] Sitara/Jacinto 器件的 OSPI 常见问题解答

复位期间和复位后，处理器 IO 缓冲器关闭。建议对任何可以悬空的处理器 IO（存储器接口信号）或附加器件输入，添加并行拉电阻（以防止附加设备输入在主机驱动之前悬空）。

有关更多信息，请参阅器件特定 TRM 中外设章节存储器接口一节的八路串行外设接口 (OSPI) 小节。