ZHCSZF2 December 2025 DP83TD535-Q1
ADVANCE INFORMATION
5 引脚配置和功能
图 5-1 DP83TD535-Q1 引脚排列（顶视图）表 5-1 引脚功能
| 引脚 | 类型(1) | 内部 RPU/RPD |
说明 | |||
|---|---|---|---|---|---|---|
| 名称 | 编号 | |||||
|
媒体相关差分接口 |
||||||
| TRD_P | 13 | I/O | - | 发送和接收的正极端子差分：为 10BASE-T1S 配置的双向差分信号 | ||
| TRD_M | 12 | I/O | - | 发送和接收的负极端子差分：为 10BASE-T1S 配置的双向差分信号 | ||
|
3 引脚接口/串行管理接口引脚 |
||||||
| TX | 1 |
I |
RPU = 15kΩ |
TX 是以太网传输数据输入 |
||
| ED | 3 |
I/O |
RPU = 15kΩ |
ED（能量检测）：用于线路活动/碰撞检测的能量检测 MDIO（管理数据输入和输出）：在配置模式下，此引脚用作 MDIO 双向管理数据信号，并连接到主机控制器。 |
||
| RX | 4 |
I/O |
RPU/RPD = 15kΩ |
RX：处于非配置工作模式时的以太网接收数据输出。当该引脚不用作器件配置的 MDC 时，其内部具有上拉电阻器 (15kΩ)。 MDC（管理数据时钟）：在配置模式下，此引脚用作 MDIO 串行管理输入和输出数据的 MDC 同步时钟。在配置模式下，该引脚具有内部下拉电阻器 (15kΩ)。 |
||
| MDIO | 6 |
I/O |
RPU = 15kΩ | 此引脚用作 MDIO（管理数据输入和输出）双向管理数据信号，由 PHY 的管理站提供。该引脚具有内部 15kΩ 下拉电阻器。在配置模式下，该引脚将被禁止与器件通信，直至主机退出配置模式。 | ||
| MDC | 7 |
I |
RPD = 15kΩ | 该引脚用作 MDIO 串行管理输入和输出数据的 MDC（管理数据时钟）同步时钟。在主机启动的配置模式下，该引脚将被禁止与器件通信，直至主机退出配置模式。 | ||
|
TC10 支持/控制引脚 |
||||||
| WAKE | 9 | I/O | - | WAKE 是双向引脚，用于本地唤醒作为输入，唤醒转发作为输出。该引脚可由 SPI 主机控制以实现本地唤醒。该引脚上宽度大于 40μs 的脉冲将唤醒 PMD。在低功耗模式下，该引脚的默认状态为输入，直到当该引脚更改为用于唤醒转发的输出时发生唤醒事件。作为输出，PMD 会将该引脚驱动为大于 40μs 的高电平并切换回输入模式。为确保正常运行，需要一个 10kΩ 的外部下拉电阻。 | ||
| INH | 11 | O - 开漏 | - | INH 是一个开漏输出引脚，用于指示器件是否处于睡眠模式。当器件处于睡眠模式时，驱动器关闭 (Hi-Z)。为确保正常运行，需要外部下拉电阻（建议使用 10kΩ）。当器件退出睡眠模式时，INH 引脚切换为高电平。 | ||
| IRQ_N | 5 | O - 开漏 | RPU = 40kΩ | IRQ_N（中断）：该引脚在上电后用作中断指示器。逻辑低电平表示发生了中断事件。该引脚需要外部上拉电阻器 (10kΩ) 至 VDDIO | ||
|
电源/接地 |
||||||
| VBAT | 8 | P | - | 常开电源（电池电源电压输入 12V、24V 或 48V） | ||
| AVDD3V3 | 14 | P | - | 3.3V 器件电源电压 | ||
| VDDIO | 2 | P | - | 输入/输出电源电压（1.8V、2.5V 或 3.3V） | ||
| GND | 11 | G | - | 接地 | ||
(1) I = 输入，O = 输出，I/O = 输入或输出，G = 接地，P = 电源。
表 5-2 引脚电压域
|
引脚名称 |
电压域 |
输出电压范围 |
|---|---|---|
|
|
0.5xAVD3V3 ±(0.4V - 0.6V) |
|
|
0.5xAVD3V3 ±(0.4V - 0.6V) |
|
|
0V - VDDIO |
|
|
0V - VDDIO |
|
|
0V - VDDIO |
|
|
0V - VDDIO |
|
|
0V - VDDIO |
|
|
0V - 3.3V |
|
|
0V - 3.3V |
|
|
0V - VDDIO |