ZHCSZE5A December   2025  – September 2026 MSPM33C321A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 器件比较
  7. 6 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
      1.      10
    3. 6.3 信号说明
      1.      12
      2.      13
      3.      14
      4.      15
      5.      16
      6.      17
      7.      18
      8.      19
      9.      20
      10.      21
      11.      22
      12.      23
      13.      24
      14.      25
      15.      26
      16.      27
      17.      28
      18.      29
    4. 6.4 未使用引脚的连接
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  电源电流特性
      1. 7.5.1 运行/睡眠模式
      2. 7.5.2 STOP/STANDBY 模式
      3. 7.5.3 SHUTDOWN 模式
      4. 7.5.4 VBAT 电流消耗
    6. 7.6  闪存存储器特性
    7. 7.7  电源时序
      1. 7.7.1 电源斜坡
      2. 7.7.2 POR 和 BOR
      3. 7.7.3 VBAT 特性
      4. 7.7.4 计时特点
    8. 7.8  时钟规范
      1. 7.8.1 系统振荡器 (SYSOSC)
      2. 7.8.2 高频晶体/时钟
      3. 7.8.3 系统锁相环 (SYSPLL)
      4. 7.8.4 低频振荡器 (LFOSC)
      5. 7.8.5 低频晶体/时钟
    9. 7.9  模拟规格
      1. 7.9.1 ADC 规格
        1. 7.9.1.1 ADC 电气特性
        2. 7.9.1.2 ADC 开关特性
        3. 7.9.1.3 ADC 线性参数
        4. 7.9.1.4 典型连接图
      2. 7.9.2 COMP 规格
        1. 7.9.2.1 比较器电气特性
      3. 7.9.3 VREF 规格
        1. 7.9.3.1 VREF 电压特性
        2. 7.9.3.2 VREF 电气特性
      4. 7.9.4 模拟 VBOOST 规范
        1. 7.9.4.1 模拟多路复用器 VBOOST
      5. 7.9.5 温度传感器
    10. 7.10 串行接口规范
      1. 7.10.1 UART
        1. 7.10.1.1 UART
      2. 7.10.2 I2C
        1. 7.10.2.1 I2C 特性
        2. 7.10.2.2 I2C 滤波器
        3. 7.10.2.3 I2C 时序图
      3. 7.10.3 SPI
        1. 7.10.3.1 SPI
        2. 7.10.3.2 SPI 时序图
      4. 7.10.4 CAN
        1. 7.10.4.1 CAN
      5. 7.10.5 QSPI
        1. 7.10.5.1 QSPI
        2. 7.10.5.2 QSPI 时序图
      6. 7.10.6 I2S/TDM
        1. 7.10.6.1 串行音频
        2. 7.10.6.2 I2S/TDM 时序图
    11. 7.11 数字 IO
    12. 7.12 TRNG
      1. 7.12.1 TRNG 电气特性
      2. 7.12.2 TRNG 开关特性
    13. 7.13 仿真和调试
      1. 7.13.1 SWD 时序
  9. 8 详细说明
    1. 8.1  支持 TrustZone 和 FPU 的 Arm Cortex-M33 内核
    2. 8.2  电源管理和时钟单元 (PMCU)
      1. 8.2.1 电源管理单元 (PMU)
      2. 8.2.2 时钟模块 (CKM)
      3. 8.2.3 工作模式
        1. 8.2.3.1 不同工作模式下的功能
    3. 8.3  器件内存映射
      1. 8.3.1 内存组织
      2. 8.3.2 外设内存映射
    4. 8.4  NVIC 中断映射
    5. 8.5  嵌入式闪存存储器
    6. 8.6  嵌入式 SRAM
    7. 8.7  DMA
    8. 8.8  事件管理器
    9. 8.9  错误聚合器模块 (EAM)
    10. 8.10 GPIO
    11. 8.11 IOMUX
      1. 8.11.1 输入/输出图
    12. 8.12 模拟模块
      1. 8.12.1 HSADC
      2. 8.12.2 COMP
      3. 8.12.3 温度传感器
      4. 8.12.4 VREF
      5. 8.12.5 器件模拟连接
    13. 8.13 安全和加密
      1. 8.13.1 全局安全控制器 (GSC)
      2. 8.13.2 AESADV
      3. 8.13.3 SHA256
      4. 8.13.4 公钥算法 (PKA)
      5. 8.13.5 TRNG
      6. 8.13.6 密钥库
      7. 8.13.7 CRC
    14. 8.14 串行通信接口
      1. 8.14.1 UNICOMM (UART/I2C/SPI)
        1. 8.14.1.1 UART (UNICOMM)
        2. 8.14.1.2 I2C (UNICOMM)
        3. 8.14.1.3 SPI (UNICOMM)
      2. 8.14.2 CAN-FD
      3. 8.14.3 四路 SPI（QSPI）
      4. 8.14.4 数字音频接口 - I2S/TDM
    15. 8.15 LFSS
    16. 8.16 计时器、RTC_A 和看门狗
      1. 8.16.1 计时器 (TIMx)
      2. 8.16.2 RTC_A
      3. 8.16.3 IWDT
      4. 8.16.4 WWDT
    17. 8.17 串行线调试接口
    18. 8.18 引导加载程序 (BSL)
    19. 8.19 Device Factory Constants
    20. 8.20 标识
  10. 9 应用、实施和布局
    1. 9.1 典型应用
      1. 9.1.1 原理图
  11. 10器件和文档支持
    1. 10.1 入门和后续步骤
    2. 10.2 器件命名规则
    3. 10.3 工具与软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1.     封装选项附录

7.11 数字 IO

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）
参数 测试条件(1) 最小值 典型值 最大值 单位
电气特性
VIH 高电平输入电压 除复位以外的所有 I/O 0.7*VDD VDD+0.3 V
复位引脚 0.85*VDD VDD+0.3 V
VIL 低电平输入电压 除复位以外的所有 I/O -0.3 0.3*VDD
复位引脚 -0.3 0.15*VDD
VHYS 磁滞 除复位以外的所有 I/O 0.1*VDD
复位引脚 0.3*VDD
Ilkg 高阻态泄漏电流(2)(3) SDIO 200(4) nA
HSIO 200(4) nA
HDIO 280(4) nA
RPU 上拉电阻 40 kΩ
RPD 下拉电阻 40 kΩ
CI 输入电容 5 pF
VOH 高电平输出电压 SDIO VDD ≥ 2.7V，IIO = –6mA
VDD ≥ 1.71V，IIO = –2mA		 VDD-0.4 V
HSIO VDD ≥ 2.7V，DRV = 1，IIO = –6mA
VDD ≥ 1.71V，DRV = 1，IIO = –3mA		 VDD-0.4
VDD ≥ 2.7V，DRV = 0，IIO = –4mA
VDD ≥ 1.71V，DRV = 0，IIO = –2mA		 VDD-0.4
HDIO VDD ≥ 2.7V，DRV = 1，IIO = –20mA
VDD ≥ 1.71V，DRV = 1，IIO = –10mA		 VDD-0.4
VDD ≥ 2.7V，DRV = 0，IIO = –6mA
VDD ≥ 1.71V，DRV = 0，IIO = –2mA		 VDD-0.4
VOL 低电平输出电压 SDIO VDD ≥ 2.7V，IIO = 6mA
VDD ≥ 1.71V，IIO = 2mA		 0.4 V
HSIO VDD ≥ 2.7V，DRV = 1，IIO = 6mA
VDD ≥ 1.71V，DRV = 1，IIO = 3mA		 0.4
VDD ≥ 2.7V，DRV = 0，IIO = 4mA
VDD ≥ 1.71V，DRV = 0，IIO = 2mA		 0.4
HDIO VDD ≥ 2.7V，DRV = 1，IIO = 20mA
VDD ≥ 1.71V，DRV = 1，IIO = 10mA		 0.4
VDD ≥ 2.7V，DRV = 0，IIO = 6mA
VDD ≥ 1.71V，DRV = 0，IIO = 2mA		 0.4
开关特性
fmax 端口输出频率 SDIO (1) VDD ≥ 2.7V，CL= 20pF 32 MHz
VDD ≥ 1.71V，CL= 20pF 16
HSIO VDD ≥ 2.7V，DRV = 1，CL = 20pF 40
VDD ≥ 2.7V，DRV = 0，CL = 20pF 32
VDD ≥ 1.71V，DRV = 1，CL = 20pF 24
VDD ≥ 1.71V，DRV = 0，CL = 20pF 16
HDIO VDD ≥ 2.7V，DRV = 1(5)，CL = 20pF 20
VDD ≥ 2.7V，DRV = 0，CL = 20pF 20
VDD ≥ 1.71V，DRV = 1(5)，CL = 20pF 16
VDD ≥ 1.71V，DRV = 0，CL = 20pF 16
tr，tf 输出上升/下降时间 SDIO VDD ≥ 2.7V，CL = 20pF 3.5 ns
VDD ≥ 1.71V，CL = 20pF 6.6
HSIO VDD ≥ 2.7V，DRV = 1，CL = 20pF 1.8
VDD ≥ 2.7V，DRV = 0，CL = 20pF 5.9
VDD ≥ 1.71V，DRV = 1，CL = 20pF 3.7
VDD ≥ 1.71V，DRV = 0，CL = 20pF 12.6
HDIO VDD ≥ 2.7V，DRV = 1，CL = 20pF 1.7
VDD ≥ 2.7V，DRV = 0，CL = 20pF 3.8
VDD ≥ 1.71V，DRV = 1，CL = 20pF 3.1
VDD ≥ 1.71V，DRV = 0，CL = 20pF 8.2
(1) 器件输出或吸入的 |IIO| 电流总和必须始终符合绝对最大额定值的规定
(2) 除非另有说明，否则漏电流是在将 VSS 或 VDD 施加到相应引脚的情况下测量的。
(3) 数字端口引脚的漏电流单独测量。为输入选择端口引脚，而且上拉/下拉电阻器被禁用。
(4) 此值适用于 SDIO 不与任何模拟输入进行多路复用的情况。如果 SDIO 与模拟输入进行多路复用，则漏电流会更高。
(5) 当在 DRV=1 高驱动强度配置下运行 HDIO 时，需要一个串联电阻器来限制信号转换率