ZHCSZ83 November   2025 ADC32RF72

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性 - 功耗
    6. 5.6 电气特性 - 直流规格
    7. 5.7 电气特性 - 交流规格
    8. 5.8 时序要求
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
        1. 7.3.1.1 输入带宽
        2. 7.3.1.2 后台校准
      2. 7.3.2 ADC 通道选择和断电模式
      3. 7.3.3 采样时钟输入
      4. 7.3.4 SYSREF
        1. 7.3.4.1 SYSREF 监测器
      5. 7.3.5 数字信号处理器 (DSP) 特性
        1. 7.3.5.1 DSP 输入多路复用器
        2. 7.3.5.2 小数延迟
        3. 7.3.5.3 可实现均衡的可编程 FIR 滤波器
        4. 7.3.5.4 DSP 输出多路复用器
        5. 7.3.5.5 数字下变频器 (DDC)
          1. 7.3.5.5.1 抽取滤波器输入
          2. 7.3.5.5.2 抽取模式
          3. 7.3.5.5.3 抽取滤波器响应
          4. 7.3.5.5.4 数控振荡器 (NCO)
            1. 7.3.5.5.4.1 NCO 更新
            2. 7.3.5.5.4.2 NCO 复位
      6. 7.3.6 数字输出接口
        1. 7.3.6.1 JESD204B/C 接口
          1. 7.3.6.1.1 JESD204B 初始通道对齐 (ILA)
          2. 7.3.6.1.2 SYNC 信号
          3. 7.3.6.1.3 JESD204B/C 帧元件
          4. 7.3.6.1.4 旁路模式下的 JESD204B/C 帧组件
          5. 7.3.6.1.5 具有实数抽取功能的 JESD204B/C 帧组件
          6. 7.3.6.1.6 具有复数抽取功能的 JESD204B,C 帧组件
        2. 7.3.6.2 JESD 输出基准时钟
    4. 7.4 器件功能模式
      1. 7.4.1 器件运行模式比较
    5. 7.5 编程
      1. 7.5.1 GPIO 控制
      2. 7.5.2 SPI 寄存器写入
      3. 7.5.3 SPI 寄存器读取
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用：频谱分析仪
      1. 8.2.1 设计要求
        1. 8.2.1.1 输入信号路径：宽带接收器
        2. 8.2.1.2 时钟
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 采样时钟要求
      3. 8.2.3 应用性能曲线图
    3. 8.3 典型应用：时间域数字转换器
      1. 8.3.1 设计要求
        1. 8.3.1.1 输入信号路径：时间域数字转换器
      2. 8.3.2 应用性能曲线图
    4. 8.4 初始化设置
    5. 8.5 电源相关建议
    6. 8.6 布局
      1. 8.6.1 布局指南
      2. 8.6.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
      2. 9.1.2 第三方产品免责声明
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.3.6.1 JESD204B/C 接口

ADC32RF7x 使用 JESD204B/C 高速串行接口，可将数据从 ADC 传输到接收逻辑器件。ADC32RF7x 串行通道使用 JESD204C 时的运行速率高达 24.75Gbps，使用 JESD204B 时的运行速率高达 15Gbps。该器件支持多达 2 条 JESD 链路（以相同的通道速率运行），并提供 1、2、4 或 8 条通道的通道选项。图 7-34 展示了 JESD204 接口的内部方框图以及两条链路各自的配置参数。

ADC32RF72 JESD204 方框图图 7-34 JESD204 方框图

配置 JESD204B/C 接口时，需要考虑以下参数和约束。

L、M、F、S、N 和 N' 的范围

  • L：通道数：L ∈ {1,2,4,8}
  • M：转换器数：M ∈ {1,2,4,8}；对于 M=16（八频带抽取），JESD 接口需要配置为 2 条链路，每条链路 M=8
  • F：每帧的八位位组数：F ∈ {1,2,...,Fmax}
  • S：每个转换器的采样数：S ∈ {1,2,4}
  • N：带填充的采样分辨率：N' = 8⋅L⋅F/(M⋅S)，且 N' ∈ {16,24,32}
  • N：无填充的采样分辨率：N' ∈ {16,24} 且 N <= N'

F 和 N'的约束

  • N' = 16 => Fmax = 64
  • N' ∈ {24,32} => Fmax = 64
  • N= 32 => F 必须是 4 的倍数。

通道数 (L) 和通道速率 (LR) 的约束

  • JESD TX 通道速率 LR：4.0Gbps 至 24.75Gbps

  • L = 8 仅允许用于 JESD TX 链路 0，不允许用于 JESD TX 链路 1

抽取因子 (D) 和重复因子 (R) 的约束

  • 采样重复因子 R = 2p，p ∈ ℕ+

  • D <= 4：R=1
  • D%3 = 0：R=1
  • D%5 = 0：R=1
  • D > 4：D/R >= 4

JESD TX 转换器选择的约束

  • 所选转换器 C ∈ {0,1,...,19}，请参阅表 7-16

  • 转换器可以在上述集合中按任何顺序显示
  • 此外，表 7-17 中的约束也适用。

表 7-16 转换器选择
转换器选择编号
DDC0_I0
DDC0_Q1
......
DDC7_Q15
ADC016
ADC117
表 7-17 有效 JESD 配置
JESD 数据模式抽取
因子 D		每条链路的转换器数 M可供选择的转换器可供选择的转换器编号
JESD_DATA_MODE_DSP_OUT1（DDC 旁路）1.2ADC0、ADC116.17
JESD_DATA_MODE_DDC_OUT2.31、2、4DDC0_IQ、DDC1_IQ、DDC4_IQ、DDC5_IQ0,1,2,3,8,9,10,11
4.51、2、4、8DDC0_IQ, ...DDC7_IQ0,1,2....14,15
8,16,32...
6,10,12,20,...

可以对以下参数进行编程：

表 7-18 JESD TX 链路寄存器 (x: 0 = LINK0, 1 = LINK1)

系统参数名称

尺寸默认值复位说明
LINK{x}_SCR_EN10RW

控制 JESD 扰频器使能。

0：JESD 扰频器禁用。

1：JESD 扰频器使能。

LINK{x}_JESD_TYPE10RW

选择 JESD 类型，并且必须与 ENCODING 设置完全相同。

0：8b10b

1：64b66b

LINK{x}_ENCODING10RW

选择 JESD 编码。必须与 JESD_TYPE 设置完全相同。

0：8b10b 编码。

1：64b66b 编码。

LINK{x}_JESD_DATA_MODE20RW

选择 JESD 数据源。

0：将 DDC_OUT 提供给 JESD。

1：将 DSP_OUT 提供给 JESD。

2：未使用

3：未使用

LINK{x}_JESD_LANES44RW

设置链路的 JESD 通道数 (L) 参数。

0：LINK 禁用。

1：JESD L 参数设置为 1。

2：JESD L 参数设置为 2。

4：JESD L 参数设置为 4。

8：JESD L 参数设置为 8。

LINK{x}_JESD_CONVERTERS42RW

设置链路的 JESD 转换器数 (M) 参数。

0：LINK 禁用。

1：JESD M 参数设置为 1。

2：JESD M 参数设置为 2。

4：JESD M 参数设置为 4。

8：JESD M 参数设置为 8。

LINK{x}_JESD_OCTETS_PER_FRAME71RW

设置链路的 JESD 每帧八位位组数 (F) 参数。F 的最大值为 64。如果 N'为 32，则 F 必须是 4 的倍数。

1...64：JESD F 参数值。

LINK{x}_JESD_SAMPLES_PER_CONVERTER31RW

设置链路的 JESD 每个转换器的采样数 (S) 参数。

1：JESD S 参数设置为 1。

2：JESD S 参数设置为 2。

4：JESD S 参数设置为 4。

LINK{x}_JESD_K_OR_E832RW

设置每个多帧的 JESD 帧数 (K) 或每个扩展多块的多块数 (E)。使用 8b10b 编码时，此字段为 K 参数；使用 64b66b 编码时，此字段为 E 参数。

LINK{x}_CONV_SEL_{y}516RW

选择链路中 {y} 转换器的数据源。(y=0..7)

0：DDC0 同相分量数据。

1：DDC0 正交分量数据。

2：DDC1 同相分量数据。

3：DDC1 正交分量数据。

4：DDC2 同相分量数据。

5：DDC2 正交分量数据。

6：DDC3 同相分量数据。

7：DDC3 正交分量数据。

8：DDC4 同相分量数据。

9：DDC4 正交分量数据。

10：DDC5 同相分量数据。

11：DDC5 正交分量数据。

12：DDC6 同相分量数据。

13：DDC6 正交分量数据。

14：DDC7 同相分量数据。

15：DDC7 正交分量数据。

16：来自 DSP_OUT 的 ADC0 数据。

17：来自 DSP_OUT 的 ADC1 数据。

18：来自 DSP_OUT 的 ADC2 数据。

19：来自 DSP_OUT 的 ADC3 数据。

JESD_SYNC_N_SRC_SEL20RW

设置 8b10b 的 SYNC_N 信号源。

0：GPIO0 用作 SYNC_N 输入。

2：SYNC_N 通过软件在内部生成。

JESD_PHY_LANE{y}_DATA_SEL30.1RW

设置 lane{y} 的物理通道数据源。(y = 0..7)。

0：JESD 逻辑通道 0 用作通道数据。

1：JESD 逻辑通道 1 用作通道数据。

2：JESD 逻辑通道 2 用作通道数据。

3：JESD 逻辑通道 3 用作通道数据。

4：JESD 逻辑通道 4 用作通道数据。

5：JESD 逻辑通道 5 用作通道数据。

6：JESD 逻辑通道 6 用作通道数据。

7：JESD 逻辑通道 7 用作通道数据。

JESD_PHY_LANE_POLARITY_CTRL80RW

设置各个物理通道极性。如果设置了该位，则相应的物理通道极性会反转。

位 0：JESD 物理通道 0 极性控制。

位 1：JESD 物理通道 1 极性控制。

位 2：JESD 物理通道 2 极性控制。

位 3：JESD 物理通道 3 极性控制。

位 4：JESD 物理通道 4 极性控制。

位 5：JESD 物理通道 5 极性控制。

位 6：JESD 物理通道 6 极性控制。

位 7：JESD 物理通道 7 极性控制。