ZHCSYK1 July   2025 TCA9539A-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 I2C 接口时序要求
    7. 5.7 复位时序要求
    8. 5.8 开关特性
    9. 5.9 典型特性
  7. 参数测量信息
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 I/O 端口
      2. 7.3.2 RESET 输入
      3. 7.3.3 中断 (INT) 输出
    4. 7.4 器件功能模式
      1. 7.4.1 上电复位
    5. 7.5 编程
      1. 7.5.1 I2C 接口
    6. 7.6 寄存器映射
      1. 7.6.1 器件地址
      2. 7.6.2 控制寄存器和命令字节
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 计算结温和功率耗散
        2. 8.2.2.2 当 I/O 控制 LED 时更大程度减小 ICC
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

引脚配置和功能

图 4-1 PW 封装,24 引脚 TSSOP(俯视图)
表 4-1 引脚功能
引脚 类型 说明
编号 名称
1 INT O 中断开漏输出。通过一个上拉电阻器连接到 VCC
2 A1 I 地址输入。直接连接至 VCC 或接地
3 RESET I 低电平有效复位输入。如果未使用有源连接,则通过上拉电阻器连接到 VCC
4 P00 I/O P 端口输入-输出。推挽式设计结构。上电时,P00 配置为输入
5 P01 I/O P 端口输入-输出。推挽式设计结构。上电时,P01 配置为输入
6 P02 I/O P 端口输入-输出。推挽式设计结构。上电时,P02 配置为输入
7 P03 I/O P 端口输入-输出。推挽式设计结构。上电时,P03 配置为输入
8 P04 I/O P 端口输入-输出。推挽式设计结构。上电时,P04 配置为输入
9 P05 I/O P 端口输入-输出。推挽式设计结构。上电时,P05 配置为输入
10 P06 I/O P 端口输入-输出。推挽式设计结构。上电时,P06 配置为输入
11 P07 I/O P 端口输入-输出。推挽式设计结构。上电时,P07 配置为输入
12 GND 接地
13 P10 I/O P 端口输入-输出。推挽式设计结构。上电时,P10 配置为输入
14 P11 I/O P 端口输入-输出。推挽式设计结构。上电时,P11 配置为输入
15 P12 I/O P 端口输入-输出。推挽式设计结构。上电时,P12 配置为输入
16 P13 I/O P 端口输入-输出。推挽式设计结构。上电时,P13 配置为输入
17 P14 I/O P 端口输入-输出。推挽式设计结构。上电时,P14 配置为输入
18 P15 I/O P 端口输入-输出。推挽式设计结构。上电时,P15 配置为输入
19 P16 I/O P 端口输入-输出。推挽式设计结构。上电时,P16 配置为输入
20 P17 I/O P 端口输入-输出。推挽式设计结构。上电时,P17 配置为输入
21 A0 I 地址输入。直接连接至 VCC 或接地
22 SCL I 串行时钟总线。通过上拉电阻器连接至 VCC
23 SDA I/O 串行数据总线。通过上拉电阻器连接至 VCC
24 VCC 电源电压