ZHCSX22B September   2024  – February 2025 ISO6163

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  功率等级
    6. 5.6  绝缘规格
    7. 5.7  安全相关认证
    8. 5.8  安全限值
    9. 5.9  电气特性 - 5V 电源 (±10%)
    10. 5.10 电源电流特性 - 5V 电源 (±10%)
    11. 5.11 电气特性 - 3.3V 电源 (±10%)
    12. 5.12 电源电流特性 - 3.3V 电源 (±10%)
    13. 5.13 电气特性 - 2.5V 电源（最小值）
    14. 5.14 电源电流特性 - 2.5V 电源（最小值）
    15. 5.15 开关特性 - 5V 电源 (±10%)
    16. 5.16 开关特性 - 3.3V 电源 (±10%)
    17. 5.17 开关特性 - 2.5V 电源（最小值）
    18. 5.18 绝缘特性曲线
    19. 5.19 典型特性
      1. 5.19.1 典型特性：电源电流工作状态
      2. 5.19.2 典型特性：高速通道（工作状态）
      3. 5.19.3 典型特性：电源电流待机状态
      4. 5.19.4 典型特性：低速控制通道（工作状态和待机状态）
      5. 5.19.5 典型特性：欠压阈值
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
      1. 7.1.1 功能方框图
      2. 7.1.2 特性说明
    2. 7.2 高速数据通道：A、B、E 和 F
    3. 7.3 具有自动使能功能的低速控制通道：C 和 D
      1. 7.3.1 低速控制通道：自动使能的时序和电平详细信息
      2. 7.3.2 低速控制通道：用于数据时的注意事项
      3. 7.3.3 低速控制通道：上电和器件复位事件期间的注意事项
    4. 7.4 器件功能模式
      1. 7.4.1 器件 I/O 原理图
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 PCB 材料
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

5.16 开关特性 - 3.3V 电源 (±10%)

VCC1 = VCC2 = 3.3V ±10%（在建议运行条件下测得，除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
tPLH、tPHL 传播延迟时间 通道 A、B、E 和 F。请参阅图 6-1 9.6 13.75 ns
PWD 脉宽失真(1) |tPHL – tPLH| 1 ns
tPLH、tPHL 传播延迟时间 通道 C 和 D。请参阅图 6-1 9.6 13.75 ns
PWD 脉宽失真(1) |tPHL – tPLH| 1 ns
tsk(o) 通道间输出偏斜时间(2) 通道 A 和 B 或 E 和 F（处于活动模式的连续通道） 1 ns
tsk(pp) 器件间偏斜时间(3) 5 ns
tr 输出信号上升时间 请参阅图 6-1 2.1 3.5 ns
tf 输出信号下降时间 2.1 3.5 ns
tLP_EN 待机状态（低功耗）使能延迟时间 一旦通道 C 和 D 处于非活动和高电平状态，转换到待机状态所需的时间。请参阅图 6-2 700 1000 1400 ms
tAMS 有源采样时间（tLP_EN 的一部分），C 或 D 变为低电平 待机状态使能延迟时间的有源采样抗尖峰脉冲时间。   请参阅图 6-2 10 28 µs
tLPN 待机至工作（低功耗至正常）转换时间 20 52 µs
tPU_HS_CH 通道 A、B、E 和 F 上从 UVLO 到有效输出数据的时间 120 µs
tPU_LS_CH 通道 C 和 D 上从 UVLO 到有效输出数据的时间 100 µs
tDO 输入功率损耗的默认输出延时时间 如果其余器件信号需要正常模式运行，则从 VCC 低于 2.2V 时开始测量。请参阅图 6-3 13.5 µs
TIE 时间间隔误差 通道 A、B、E 和 F。50Mbps 时的 PRBS 数据为 216–1 0.06 2 ns
通道 C 和 D。4Mbps 时的 PRBS 数据为 216–1 0.12 2 ns
tJIT(RJ) 随机抖动 1 ns
(1) 也称为脉冲偏斜。
(2) tsk(o) 是以下单个器件的输出之间的偏斜：所有驱动输入均连在一起且在驱动相同负载时输出在相同方向上开关。
(3) tsk(pp) 是以下不同器件的任意端子之间的传播延迟时间差幅度：在相同电源电压、温度、输入信号和负载下工作，同时在相同方向上开关。