ZHCSWY2 December   2024 DAC121S101-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 DAC 部分
      2. 6.3.2 电阻器串
      3. 6.3.3 输出放大器
    4. 6.4 器件功能模式
      1. 6.4.1 上电复位
      2. 6.4.2 断电模式
    5. 6.5 编程
      1. 6.5.1 串行接口
      2. 6.5.2 输入移位寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 双极运行
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

6.5.1 串行接口

三线制接口与 SPI、QSPI 和 MICROWIRE 以及大多数 DSP 兼容。有关写入序列的信息，请参阅图 5-1。

写入序列通过将 SYNC 线路拉低开始。SYNC 为低电平后，DIN 线路上的数据会在 SCLK 的下降沿移入到 16 位串行输入寄存器。在第 16 个下降时钟沿，会移入最后一个数据位，并执行编程的功能（更改运行模式和/或 DAC 寄存器内容）。此时，SYNC 线路可保持低电平或拉为高电平。无论是哪种情况，都要在下一个写入序列之前将 SYNC 线路拉高至少规定的最短时间，因为 SYNC 的下降沿能够启动下一个写入序列。

SYNC 和 DIN 缓冲器在高电平时会消耗更多的电流；因此，应该在写入序列之间将这些缓冲器闲置为低电平，以尽可能地减少功耗。