ZHCSWY2 December   2024 DAC121S101-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 DAC 部分
      2. 6.3.2 电阻器串
      3. 6.3.3 输出放大器
    4. 6.4 器件功能模式
      1. 6.4.1 上电复位
      2. 6.4.2 断电模式
    5. 6.5 编程
      1. 6.5.1 串行接口
      2. 6.5.2 输入移位寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 双极运行
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

4 引脚配置和功能

图 4-1 DAC121S101-SEP DGK 封装，8 引脚 VSSOP（顶视图）
表 4-1 引脚功能
引脚 类型 说明
编号 名称
1 VA 电源 电源和基准输入。去耦到 GND 引脚。
2 NC — 将该引脚焊接到焊盘上。
3 NC — 将该引脚焊接到焊盘上。
4 VOUT 输出 DAC 模拟输出电压
5 SYNC 输入 数据输入的帧同步输入。当此引脚变为低电平时，该引脚会启用输入移位寄存器，数据会在 SCLK 的下降沿上进行传输。DAC 会在第 16 个时钟周期更新，除非 SYNC 在第 16 个时钟周期之前变为高电平，在这种情况下，SYNC 的上升沿充当中断，而写入序列会被 DAC 忽略。
6 SCLK 输入 串行时钟输入。数据在此引脚的下降沿移入到输入移位寄存器中。
7 DIN 输入 串行数据输入。在 SYNC 下降后，数据会在 SCLK 的下降沿移入到 16 位移位寄存器。
8 GND 接地 所有片上电路的接地基准。