ZHCSWL2 June   2024 DRV8421

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级 - 通信
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 PWM 电机驱动器
      2. 7.3.2 真值表
      3. 7.3.3 并行运行
      4. 7.3.4 保护电路
        1. 7.3.4.1 OCP
        2. 7.3.4.2 TSD
        3. 7.3.4.3 UVLO
    4. 7.4 器件功能模式
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 确定大容量电容器的大小
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 社区资源
    2. 9.2 商标
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

电气特性

TA = 25°C,在建议运行条件下测得(除非另有说明)
参数 测试条件 最小值 典型值 最大值 单位
电源 (VM)
VVM VM 工作电压 4 18 V
IVM VM 工作电源电流 VVM = 12V,不包括绕组电流 1.2 1.35 1.5 mA
IVMQ VM 睡眠模式电源电流(仅限 2 线输入) VVM = 12V,EN = 0(仅限 2 线输入) 0.5 1.2 3 μA
tSLEEP 睡眠时间(仅限 2 线输入) EN = 1 至睡眠模式(仅限 2 线输入) 1 ms
tWAKE 唤醒时间(仅限 2 线输入) EN = 0 至输出切换(仅限 2 线输入) 1 ms
tON 加电时间 VVM > VUVLO 上升至输出切换 1 ms
逻辑电平输入(IN1、IN2、IN3、IN4、EN
VIL 输入逻辑低电平电压 0 0.7 V
VIH 输入逻辑高电平电压 1.6 5.5 V
VHYS 输入逻辑迟滞 100 mV
IIL 输入逻辑低电平电流 VI = 0V -1 1 µA
IIH 输入逻辑高电平电流 VI = 5V 1 30 µA
RPD 下拉电阻(2 线输入版本) IN1 200
IN2 170
RPD 下拉电阻(4 线输入版本) IN1/IN2 200
IN3/IN4 170
RPD 下拉电阻 EN(仅限 2 线输入) 500
tDEG 输入抗尖峰脉冲时间 INx 200 ns
tPROP 传播延迟 INx 边沿到输出更改 400 ns
控制输出 (NFAULT)
VOL 输出逻辑低电平电压 IO = 5mA 0.5 V
IOH 输出逻辑高电平漏电流 VO = 3.3 V -1 1 µA
电机驱动器输出(OUT1、OUT2、OUT3、OUT4)
RDS(ON) 高侧 FET 导通电阻 VVM = 12V、IO = 0.5A、TJ = 25°C 550
RDS(ON) 高侧 FET 导通电阻 VVM = 12 V、IO = 0.5 A, TJ = 85°C(1) 660
RDS(ON) 低侧 FET 导通电阻 VVM = 12V、IO = 0.5A、TJ = 25°C 350
RDS(ON) 低侧 FET 导通电阻 VVM = 12 V、IO = 0.5 A, TJ = 85°C(1) 420
IOFF 关断状态漏电流 VVM = 5V、TJ = 25°C(仅限 2 线输入) -1 1 μA
tRISE 输出上升时间 60 ns
tFALL 输出下降时间 60 ns
tDEAD 输出死区时间 内部死区时间 200 ns
保护电路
VUVLO VM 欠压锁定 VVM 下降;UVLO 报告 2.9 V
VVM 上升;UVLO 恢复 3 V
IOCP 过流保护跳变电平 2 A
tDEG 过流抗尖峰时间 2.8 µs
tOCP 过流保护周期 1.6 ms
TTSD(1) 热关断温度 内核温度 TJ 150 160 180 °C
THYS(1) 热关断迟滞 内核温度 TJ 35 °C
未在生产中进行测试;限值基于表征数据