ZHCSUP2 March   2025 BQ76907-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  BQ76907-Q1 热性能信息
    5. 6.5  电源电流
    6. 6.6  数字 I/O
    7. 6.7  REGOUT LDO
    8. 6.8  电压基准
    9. 6.9  库仑计
    10. 6.10 库仑计数字滤波器
    11. 6.11 电流唤醒检测器
    12. 6.12 模数转换器
    13. 6.13 电芯电压测量精度
    14. 6.14 电芯均衡
    15. 6.15 内部温度传感器
    16. 6.16 热敏电阻测量
    17. 6.17 硬件过热检测器
    18. 6.18 内部振荡器
    19. 6.19 充电和放电 FET 驱动器
    20. 6.20 基于比较器的保护子系统
    21. 6.21 时序要求 - I2C 接口，100kHz 模式
    22. 6.22 时序要求 - I2C 接口，400kHz 模式
    23. 6.23 时序图
    24. 6.24 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 器件配置
      1. 7.3.1 命令和子命令
      2. 7.3.2 使用 OTP 或寄存器进行配置
      3. 7.3.3 器件安全性
    4. 7.4 器件硬件特性
      1. 7.4.1  电压 ADC
      2. 7.4.2  库仑计数器和数字滤波器
      3. 7.4.3  保护 FET 驱动器
      4. 7.4.4  电压基准
      5. 7.4.5  多路复用器
      6. 7.4.6  LDO
      7. 7.4.7  独立接口与主机接口
      8. 7.4.8  ALERT 引脚工作原理
      9. 7.4.9  低频振荡器
      10. 7.4.10 I2C 串行通信接口
    5. 7.5 测量子系统
      1. 7.5.1 电压测量
        1. 7.5.1.1 电压 ADC 调度
        2. 7.5.1.2 未使用的 VC 引脚
        3. 7.5.1.3 通用的 ADCIN 功能
      2. 7.5.2 电流测量和电荷积分
      3. 7.5.3 内部温度测量
      4. 7.5.4 热敏电阻温度测量
      5. 7.5.5 出厂调整和校准
    6. 7.6 保护子系统
      1. 7.6.1 保护概述
      2. 7.6.2 初级保护
      3. 7.6.3 CHG 检测器
      4. 7.6.4 电芯开路保护
      5. 7.6.5 诊断检查
    7. 7.7 电芯均衡
    8. 7.8 器件运行模式
      1. 7.8.1 运行模式概述
      2. 7.8.2 正常模式
      3. 7.8.3 SLEEP 模式
      4. 7.8.4 DEEPSLEEP 模式
      5. 7.8.5 SHUTDOWN 模式
      6. 7.8.6 CONFIG_UPDATE 模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用性能曲线图
      4. 8.2.4 随机电芯连接支持
      5. 8.2.5 启动时序
      6. 8.2.6 FET 驱动器关断
      7. 8.2.7 未使用引脚的使用
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

8.2.6 FET 驱动器关断

当低侧 CHG 和 DSG FET 驱动器被触发而关闭其各自的 FET 时，它们的工作方式有所不同。DSG 驱动器包含一个内部开关，当驱动器被禁用时，该开关会将 DSG 引脚驱动至 VSS 引脚电平。该驱动器指定为在具有 20nF 容性负载且 DSG 引脚和 DSG 栅极之间具有 100Ω 串联电阻时下降时间最大。如果将驱动器与较大的容性负载一起使用，下降时间通常会增加。系统设计人员可以根据使用的电路板组件和 DSG FET 来优化串联电阻值。

DSG 引脚和 DSG FET 栅极之间的外部串联栅极电阻用于调整关断瞬态的速度。低电阻（如 100Ω）可在短路事件期间提供快速关断，但这可能会在 FET 禁用时导致 电池组顶部的电感尖峰过大。较大的电阻值（例如 1kΩ 或 4.7kΩ）会降低 此速度和相应的电感尖峰水平。

CHG FET 驱动器会将 CHG 引脚放电至 VSS 引脚电平，但它包括一个额外的串联 PFET 以支持低于 VSS 的电压。当电池包深度放电时，通常需要这样做，例如，如果 7 节串联电池包中每节电芯的电压为 2.5V，则相对于 器件 VSS，PACK+ = 17.5V。然后，如果在 CHG FET 被禁用时连接了充电器，并相对于 PACK– 在 PACK+ 上施加完全充电电压，例如每节电池 4.3V 或 7 节电池包 30.1V，这会导致 PACK– 相对于 VSS 降至大约 –12.6V。要使 CHG FET 保持禁用状态，其栅极电压必须降至接近此 –12.6V 电平。

为了支持这种情况，BQ76907-Q1 中的 CHG FET 驱动器设计为通过在该引脚上包含一个串联 PFET 且其栅极连接到 VSS，能够承受相对于 VSS 引脚电压低至 –25V（推荐）的电压。当 CHG 驱动器被禁用时，该驱动器会将引脚电压拉低。当引脚电压接近 VSS 时，PFET 被禁用，从而使该引脚变为高阻抗。此时，CHG FET 上的外部栅源电阻器会将引脚电压拉低至 PACK– 电平，使 CHG FET 保持禁用状态。

下面显示了 CHG 和 DSG 驱动器关断情况下示波器捕获的波形，其中相应引脚驱动 CSD18532Q5B NFET 栅极，其典型 Ciss 为 3900pF。图 8-6 显示了在 DSG 引脚和 FET 栅极之间使用 1.35kΩ 串联栅极电阻器以及在 PACK+ 和 PACK– 之间连接 2A 负载时的信号。

BQ76907-Q1 中速 FET 关断，使用一个 1.35kΩ 串联栅极电阻器，并且 PACK+ 和 PACK– 之间具有 2A 负载。图 8-6 中速 FET 关断，使用一个 1.35kΩ 串联栅极电阻器，并且 PACK+ 和 PACK– 之间具有 2A 负载。

图 8-7 显示了一个较慢的关断情况，其中使用一个 4.5kΩ 串联栅极电阻器且 PACK+和 PACK– 之间具有 2A 负载。

BQ76907-Q1 使用 4.5kΩ 串联栅极电阻器时的较慢关断情况图 8-7 使用 4.5kΩ 串联栅极电阻器时的较慢关断情况

图 8-8 显示了快速关断情况，其中在 DSG 引脚和 FET 栅极之间使用了一个 100Ω 串联栅极电阻器。

BQ76907-Q1 使用 100Ω 串联栅极电阻器时的快速关断情况图 8-8 使用 100Ω 串联栅极电阻器时的快速关断情况