ZHCSTX4A November 2023 – June 2024 AM625SIP
PRODUCTION DATA
本节介绍了相对于 ALW 封装 AM6254 器件具有不同电源或信号功能的 AM625SIP 器件引脚。采用 ALW 封装且通常连接到外部 SDRAM 的 AM6254 DDRSS0 信号直接连接到 AM625SIP 器件中的集成式 LPDDR4 SDRAM，并且与这些信号关联的引脚被重新分配到不同的电源或信号功能。表 5-1 包含重新分配给新电源或信号功能的焊球编号列表，以及它们的新焊球名称和信号描述。
| 焊球 编号 |
焊球名称 | 信号描述 |
|---|---|---|
| M9 | VDDS_DDR | DDR PHY IO 电源 |
| F2 | VDDS_MEM_1P1 | SDRAM IO 电源 （为 SDRAM VDD2 和 VDDQ 电源轨供电） |
| G2 | ||
| H1 | ||
| H2 | ||
| N1 | ||
| N2 | ||
| P2 | ||
| R2 | ||
| U1 | ||
| U2 | ||
| V2 | ||
| W2 | ||
| M4 | VDDS_MEM_1P8 | SDRAM 内核电源 （为 SDRAM VDD1 电源轨供电） |
| N3 | ||
| R3 | DDR_ZQ | SDRAM 校准基准(1) （连接到 SDRAM ZQ 校准基准） |
| E1 | VSS | 接地 （连接到 SDRAM VSS 和 VSSQ 接地） |
| E2 | ||
| E3 | ||
| F1 | ||
| F3 | ||
| F4 | ||
| G5 | ||
| H5 | ||
| H6 | ||
| J1 | ||
| J2 | ||
| J3 | ||
| J4 | ||
| K1 | ||
| K2 | ||
| K3 | ||
| K4 | ||
| L1 | ||
| L2 | ||
| L5 | ||
| L6 | ||
| M1 | ||
| M5 | ||
| N6 | ||
| P1 | ||
| P4 | ||
| P5 | ||
| R1 | ||
| R5 | ||
| R6 | ||
| T1 | ||
| T4 | ||
| U3 | ||
| V1 | ||
| V5 | ||
| V6 | ||
| W1 | ||
| W5 | ||
| Y1 |