ZHCSTG6B July   2023  – April 2025 TPS25984

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 说明（续）
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 逻辑接口
    7. 6.7 时序要求
    8. 6.8 开关特性
    9. 6.9 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  欠压保护
      2. 7.3.2  插入延迟
      3. 7.3.3  过压保护
      4. 7.3.4  浪涌电流、过流和短路保护
        1. 7.3.4.1 压摆率 (dVdt) 和浪涌电流控制
          1. 7.3.4.1.1 启动超时
        2. 7.3.4.2 稳定状态过流保护（断路器）
        3. 7.3.4.3 启动期间的工作电流限制
        4. 7.3.4.4 短路保护
      5. 7.3.5  模拟负载电流监测器 (IMON)
      6. 7.3.6  模式选择 (MODE)
      7. 7.3.7  并联器件同步 (SWEN)
      8. 7.3.8  堆叠多个电子保险丝以使可扩展性不受限制
        1. 7.3.8.1 启动期间的电流平衡
      9. 7.3.9  模拟结温监测器 (TEMP)
      10. 7.3.10 过热保护
      11. 7.3.11 故障响应和指示 (FLT)
      12. 7.3.12 电源正常状态指示 (PG)
      13. 7.3.13 输出放电
      14. 7.3.14 FET 运行状况监测
      15. 7.3.15 单点故障缓解
        1. 7.3.15.1 IMON 引脚单点故障
        2. 7.3.15.2 ILIM 引脚单点故障
        3. 7.3.15.3 IREF 引脚单点故障
        4. 7.3.15.4 ITIMER 引脚单点故障
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 单器件独立运行
      2. 8.1.2 多个器件，并行连接
      3. 8.1.3 多个电子保险丝，与 PMBus 并行连接
      4. 8.1.4 采用外部微控制器的数字遥测
    2. 8.2 典型应用：数据中心服务器中的 12V、3.3kW 电源路径保护
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
      4. 8.2.4 应用曲线
    3. 8.3 最佳设计实践
    4. 8.4 电源相关建议
      1. 8.4.1 瞬态保护
      2. 8.4.2 输出短路测量
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.3.12 电源正常状态指示 (PG)

电源正常状态指示是一个高电平有效输出，当器件处于稳定状态并且能够提供最大功率时，该输出被置为高电平有效以指示这种情况。

表 7-4 PG 指示汇总
事件或条件FET 状态PG 引脚状态PG 延迟

欠压 (VEN < VUVLO)

关闭

L

tPGD

VIN < VUVP

关闭

L

VDD < VUVP

关闭

L

过压 (VIN > VOVP)

关闭

L

tPGD

稳定状态

打开

H

tPGA

浪涌

打开

L

tPGA

瞬态过流

打开

H

不适用

断路器（持续过流，随后 ITIMER 到期）

关闭

L (MODE = H)

H (MODE = L)

tPGD

不适用

快速跳变

关闭

L (MODE = H)

H (MODE = L)

tPGD

不适用

ILM 引脚开路

关闭

L (MODE = H)

H (MODE = L)

tITIMER + tPGD

不适用

ILM 引脚短路

关闭

L (MODE = H)

H (MODE = L)

tPGD

不适用

过热

关断

L (MODE = H)

H (MODE = L)

tPGD

不适用

上电后，PG 最初被拉至低电平。器件启动一个浪涌序列，在此序列中，栅极驱动器电路开始从内部电荷泵对栅极电容充电。当 FET 栅极电压达到完全过驱时（指示浪涌序列已完成并且器件能够提供全功率），PG 引脚在抗尖峰脉冲时间 (tPGA) 后被置为高电平有效。

在正常运行期间，如果在任何时候关断 FET，PG 会置为无效。PG 置为无效抗尖峰脉冲时间为 tPGD。

TPS25984 TPS25984x PG 时序图图 7-8 TPS25984x PG 时序图
注： PG 为漏极开路引脚，必须上拉至外部电源。在稳定状态期间，请勿将 PG 引脚悬空或强制从外部将该引脚置于低电平，因为这可能会干扰器件运行。

当器件未通电时，PG 引脚应保持低电平。不过，在这种情况下，没有有源下拉来将该引脚一直驱动至 0V。如果 PG 引脚被上拉至即使器件未通电也存在的独立电源，则此引脚上可能会出现一个小电压，具体取决于引脚灌电流，这是上拉电源电压和电阻的函数。尽可能减小灌电流，以使该引脚电压保持在足够低的水平，使得在此情况下不会被相关的外部电路检测为逻辑高电平。

该器件在辅助模式下 (MODE = GND) 与并联链中用作主器件的另一个 TPS25984 器件一起使用时，会在启动期间控制 PG 置位操作，但器件达到稳定状态后，不再控制 PG 取消置位操作。有关更多详细信息，请参阅 模式选择 (MODE)。