• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TPS51200 灌电流和拉电流 DDR 终端稳压器

    • ZHCSL06D February   2008  – February 2020 TPS51200

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • TPS51200 灌电流和拉电流 DDR 终端稳压器
  1. 1 特性
  2. 2 应用
  3. 3 说明
    1.     Device Images
      1.      简化的 DDR 应用
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1  Sink and Source Regulator (VO Pin)
      2. 7.3.2  Reference Input (REFIN Pin)
      3. 7.3.3  Reference Output (REFOUT Pin)
      4. 7.3.4  Soft-Start Sequencing
      5. 7.3.5  Enable Control (EN Pin)
      6. 7.3.6  Powergood Function (PGOOD Pin)
      7. 7.3.7  Current Protection (VO Pin)
      8. 7.3.8  UVLO Protection (VIN Pin)
      9. 7.3.9  Thermal Shutdown
      10. 7.3.10 Tracking Start-up and Shutdown
      11. 7.3.11 Output Tolerance Consideration for VTT DIMM Applications
      12. 7.3.12 REFOUT (VREF) Consideration for DDR2 Applications
    4. 7.4 Device Functional Modes
      1. 7.4.1 Low Input Voltage Applications
      2. 7.4.2 S3 and Pseudo-S5 Support
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Input Voltage Capacitor
        2. 8.2.2.2 VLDO Input Capacitor
        3. 8.2.2.3 Output Capacitor
      3. 8.2.3 Application Curves
    3. 8.3 System Examples
      1. 8.3.1 3.3-VIN, DDR2 Configuration
      2. 8.3.2 2.5-VIN, DDR3 Configuration
      3. 8.3.3 3.3-VIN, LP DDR3 or DDR4 Configuration
      4. 8.3.4 3.3-VIN, DDR3 Tracking Configuration
      5. 8.3.5 3.3-VIN, LDO Configuration
      6. 8.3.6 3.3-VIN, DDR3 Configuration with LFP
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
    3. 10.3 Thermal Design Considerations
  11. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 第三方产品免责声明
      2. 11.1.2 开发支持
        1. 11.1.2.1 评估模块
        2. 11.1.2.2 Spice 模型
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 社区资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 Glossary
  12. 12机械、封装和可订购信息
  13. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TPS51200 灌电流和拉电流 DDR 终端稳压器

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

1 特性

  • 输入电压：支持 2.5V 和 3.3V 电源轨
  • VLDOIN 电压范围：1.1V 至 3.5V
  • 具有压降补偿功能的灌电流和拉电流终端稳压器
  • 需要超小的输出电容 20μF（通常为 3 × 10μF MLCC），即可用于存储器终端 应用 (DDR)
  • 用于监视输出稳压的 PGOOD
  • EN 输入
  • REFIN 输入允许直接或通过电阻分压器灵活进行输入跟踪
  • 远程检测 (VOSNS)
  • ±10mA 缓冲基准 (REFOUT)
  • 内置软启动，欠压锁定 (UVLO) 和过流限制 (OCL)
  • 热关断
  • 支持 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 VTT 应用
  • 带有散热焊盘的 10 引脚超薄小外形尺寸无引线 (VSON) 封装

2 应用

  • 用于 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 的存储器终端稳压器
  • 笔记本、台式机和服务器
  • 电信和数据通信
  • 基站
  • 液晶 (LCD) 电视和等离子 (PDP) 电视
  • 复印机和打印机
  • 机顶盒

3 说明

TPS51200 器件是一款灌电流和拉电流双倍数据速率 (DDR) 终端稳压器，专门针对低输入电压、低成本、低噪声的空间受限型系统而设计。

TPS51200 可保持快速的瞬态响应，仅需 20μF 超低输出电容。TPS51200 支持遥感功能，并满足 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 VTT 总线终端的所有电源要求。

此外，TPS51200 还提供一个开漏 PGOOD 信号来监测输出稳压，并提供一个 EN 信号在 S3（挂起至 RAM）期间针对 DDR 应用对 VTT 进行放电。

TPS51200 采用带散热焊盘的高效散热型 10 引脚 VSON 封装，具有绿色环保和无铅的特性。其额定温度范围为 -40°C 至 +85°C。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
TPS51200 VSON (10) 3.00mm × 3.00mm
  1. 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

Device Images

简化的 DDR 应用

TPS51200 simp_app_slus812.gif

4 修订历史记录

Changes from C Revision (November 2016) to D Revision

  • Added "keep total REFOUT capacitance below 0.47 μF" in Pin Functions table Go

Changes from B Revision (September 2016) to C Revision

  • Added 通篇添加了对 DDR3L DRAM 技术的引用Go
  • Added DDR3L test conditions to Output DC voltage, VO and REFOUT specificationGo
  • Added Figure 4Go
  • Added Figure 9Go
  • Updated Figure 16 to include DDR3L dataGo

Changes from A Revision (September 2015) to B Revision

  • Changed " –10 mA < IREFOUT < 10 mA" to "–1 mA < IREFOUT < 1 mA" in all test conditions for the REFOUT voltage tolerance to VREFIN specificationGo
  • Changed all MIN and MAX values from "15" to "12" for all test conditions for the REFOUT voltage tolerance to VREFIN specificationGo
  • Updated Figure 19Go
  • Added REFOUT (VREF) Consideration for DDR2 Applications sectionGo
  • Updated Figure 28 and Table 3Go
  • Added clarity to Layout Guidelines section.Go

Changes from * Revision (February 2008) to A Revision

  • Added 添加了引脚配置和功能 部分、ESD 额定值 表、特性 说明 部分、器件功能模式、应用和实施 部分、电源相关建议 部分、布局 部分、器件和文档支持 部分以及机械、封装和可订购信息 部分Go
  • Changed “PowerPAD” references to “thermal pad” throughoutGo
  • Deleted Dissipation Ratings table Go

5 Pin Configuration and Functions

DRC Package
10-Pin VSON
Top View
TPS51200 pinout_drc_10_slus812.gif

Pin Functions

PIN I/O(2) DESCRIPTION
NAME NO.
EN 7 I For DDR VTT application, connect EN to SLP_S3. For any other application, use the EN pin as the ON/OFF function.
GND 8 G Signal ground.
PGND(1) 4 G Power ground for the LDO.
PGOOD 9 O Open-drain, power-good indicator.
REFIN 1 I Reference input.
REFOUT 6 O Reference output. Connect to GND through 0.1-μF ceramic capacitor. If there is a REFOUT capacitors at DDR side, keep total capacitance on REFOUT pin below 0.47 μF. The REFOUT pin can not be open.
VIN 10 I 2.5-V or 3.3-V power supply. A ceramic decoupling capacitor with a value between 1-μF and 4.7-μF is required.
VLDOIN 2 I Supply voltage for the LDO.
VO 3 O Power output for the LDO.
VOSNS 5 I Voltage sense input for the LDO. Connect to positive terminal of the output capacitor or the load.
(1) Thermal pad connection. See Figure 35 in the Thermal Design Considerations section for additional information.
(2) I = Input, O = Output , G = Ground

6 Specifications

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale