4 引脚配置

DRV8705-Q1 DRV8705S-Q1 RHB 封装32 引脚 VQFN顶视图

图 4-1 DRV8705S-Q1 RHB 封装32 引脚 VQFN顶视图

DRV8705-Q1 DRV8705H-Q1 RHB 封装32 引脚 VQFN顶视图

图 4-2 DRV8705H-Q1 RHB 封装32 引脚 VQFN顶视图

表 4-1 DRV8705-Q1_RHB 封装 (VQFN) 引脚功能

引脚			I/O	类型	说明
编号	名称	名称
编号	DRV8705S-Q1	DRV8705H-Q1
1	GND		I/O	地	器件接地。连接到系统地。
2	DVDD		I	电源	器件逻辑和数字输出电源输入。在 DVDD 和 GND 引脚之间连接一个 1.0µF、6.3V 的陶瓷电容器。
3	nSCS	—	I	数字	串行芯片选择。此引脚上的逻辑低电平支持串行接口通信。内部上拉电阻。
3	—	增益	I	模拟	放大器增益设置。由外部电阻设置的 4 电平输入引脚。
4	SCLK	—	I	数字	串行时钟输入。串行数据会移出并在此引脚上的相应上升沿和下降沿被捕捉。内部下拉电阻。
4	—	VDS	I	模拟	VDS 监控阈值设置。由外部电阻设置的 6 电平输入引脚。
5	SDI	—	I	数字	串行数据输入。在 SCLK 引脚的下降沿捕捉数据。内部下拉电阻。
5	—	IDRIVE	I	模拟	栅极驱动器输出电流设置。由外部电阻设置的 6 电平输入引脚。
6	SDO	—	O	数字	串行数据输出。在 SCLK 引脚的上升沿移出数据。推挽式输出。
6	—	MODE	I	模拟	PWM 输入模式设置。由外部电阻设置的 4 电平输入引脚。
7	IN1/EN		I	数字	半桥控制输入。请查看 PWM 模式了解详细信息。内部下拉电阻。
8	nHIZ1		I	数字	半桥控制输入。请查看 PWM 模式了解详细信息。内部下拉电阻。
9	IN2/PH		I	数字	半桥控制输入。请查看 PWM 模式了解详细信息。内部下拉电阻。
10	nHIZ2		I	数字	半桥控制输入。请查看 PWM 模式了解详细信息。内部下拉电阻。
11	nSLEEP		I	数字	器件使能引脚。置为逻辑低电平可关断器件并进入睡眠模式。内部下拉电阻。
12	DRVOFF		I	数字	驱动器关断引脚。置为逻辑高电平可将高侧和低侧栅极驱动器输出拉低。内部下拉电阻。
13	nFAULT		O	数字	故障指示灯输出。此引脚被拉至逻辑低电平可指示故障情况。开漏输出。需要外部上拉电阻。
14	SO		O	模拟	分流放大器输出。
15	RSVD		—	—	保留。接地或保持断开。
16	AREF		I	电源	电流检测放大器的外部电压基准和电源。在 AREF 和 AGND 引脚之间连接一个 0.1µF、6.3V 的陶瓷电容器。
17	AGND		I/O	电源	器件接地。连接到系统地。
18	SP		I	模拟	分流放大器正输入。连接到分流电阻的正端子。
19	SN		I	模拟	分流放大器负输入。连接到分流电阻的负端子。
20	GH1		O	模拟	高侧栅极驱动器输出。连接到高侧功率 MOSFET 的栅极。
21	SH1		I	模拟	高侧源极感测输入。连接到高侧功率 MOSFET 源极。
22	GL1		O	模拟	低侧栅极驱动器输出。连接到低侧功率 MOSFET 的栅极。
23	SL1		I	模拟	低侧 MOSFET 栅极驱动感测和电源返回。通过指向低侧 MOSFET 接地回路的低阻抗路径连接到系统接地端。
24	SL2		I	模拟	低侧 MOSFET 栅极驱动感测和电源返回。通过指向低侧 MOSFET 接地回路的低阻抗路径连接到系统接地端。
25	GL2		O	模拟	低侧栅极驱动器输出。连接到低侧功率 MOSFET 的栅极。
26	SH2		I	模拟	高侧源极感测输入。连接到高侧功率 MOSFET 源极。
27	GH2		O	模拟	高侧栅极驱动器输出。连接到高侧功率 MOSFET 的栅极。
28	DRAIN		I	模拟	桥式 MOSFET 漏极电压感测引脚。连接到高侧 MOSFET 漏极的公共点。
29	PVDD		I	电源	器件驱动器电源输入。连接到电桥电源。在 PVDD 和 GND 引脚之间连接一个 0.1µF、额定电压为 PVDD 的陶瓷电容器和大于或等于 10µF 的局部大容量电容。
30	VCP		I/O	电源	电荷泵输出。在 VCP 和 PVDD 引脚之间连接一个 1µF、16V 的陶瓷电容器。
31	CPH		I/O	电源	电荷泵开关节点。在 CPH 引脚和 CPL 引脚之间连接一个 100nF、额定电压为 PVDD 的陶瓷电容器。
32	CPL		I/O	电源	电荷泵开关节点。在 CPH 引脚和 CPL 引脚之间连接一个 100nF、额定电压为 PVDD 的陶瓷电容器。