本资源的原文使用英文撰写。 为方便起见,TI 提供了译文;由于翻译过程中可能使用了自动化工具,TI 不保证译文的准确性。 为确认准确性,请务必访问 ti.com 参考最新的英文版本(控制文档)。
IWR1843 器件是一款能够在 76GHz 至 81GHz 频带中运行且基于 FMCW 雷达技术的集成式单芯片毫米波传感器,具有高达 4GHz 的连续线性调频脉冲。该器件采用德州仪器 (TI) 的低功耗 45nm RFCMOS 工艺制造,能采用超小型封装实现出色的集成度。IWR1843 是适用于工业应用(如楼宇自动化、工厂自动化、无人机、物料处理、交通监测和监控)中的低功耗、自监测、超精确雷达系统的理想解决方案。
IWR1843 器件是一种自包含单芯片解决方案,能够简化 76GHz 至 81GHz 频带中的毫米波传感器实施。IWR1843 包含一个 3TX、4RX 系统内置 PLL 和 ADC 转换器的单片集成。IWR1843 还集成了 DSP 子系统,该子系统包含 TI 用于雷达信号处理的高性能 C674x DSP。该器件包含一个基于 ARM R4F 的处理器子系统,该子系统负责前端配置、控制和校准。简单编程模型更改可支持各种传感器实施,并且能够进行动态重新配置,从而实现多模式传感器。硬件加速器区块 (HWA) 可执行雷达处理,并且有助于以更高级的算法在 DSP 上节省 MIPS。此外,该器件作为完整的平台解决方案进行提供,其中包括 TI 参考设计、软件驱动程序、示例配置、API 指南、培训以及用户文档。
图 4-1 展示了器件的功能方框图。
功能 | IWR6843AOP | IWR6843 | IWR1843(1) | IWR1642 | IWR1443 | |
---|---|---|---|---|---|---|
封装天线 (AOP) | 是 | — | — | — | — | |
接收器数量 | 4 | 4 | 4 | 4 | 4 | |
发送器数量 | 3 | 3 | 3(2) | 2 | 3 | |
RF 频率范围 | 60 至 64GHz | 60 至 64GHz | 76GHz 至 81GHz | 76GHz 至 81GHz | 76GHz 至 81GHz | |
片上存储器 | 1.75MB | 1.75MB | 2MB | 1.5MB | 576KB | |
最大 I/F(中频)(MHz) | 10 | 10 | 10 | 5 | 15 | |
最大实数采样率 (Msps) | 25 | 25 | 25 | 12.5 | 37.5 | |
最大复数采样率 (Msps) | 12.5 | 12.5 | 12.5 | 6.25 | 18.75 | |
处理器 | ||||||
MCU (R4F) | 是 | 是 | 是 | 是 | 是 | |
DSP (C674x) | 是 | 是 | 是 | 是 | — | |
外设 | ||||||
串行外设接口 (SPI) 端口 | 2 | 2 | 2 | 2 | 1 | |
四线串行外设接口 (QSPI) | 是 | 是 | 是 | 是 | 是 | |
内部集成电路 (I2C) 接口 | 1 | 1 | 1 | 1 | 1 | |
控制器局域网 (DCAN) 接口 | — | — | 是 | 是 | 是 | |
控制器局域网 (CAN-FD) 接口 | 是 | 是 | 是 | — | — | |
迹线 | 是 | 是 | 是 | 是 | — | |
PWM | 是 | 是 | 是 | 是 | — | |
硬件在环 (HIL/DMM) | 是 | 是 | 是 | 是 | — | |
GPADC | 是 | 是 | 是 | 是 | 是 | |
LVDS/调试(3) | 是 | 是 | 是 | 是 | 是 | |
CSI2 | — | — | — | — | 是 | |
硬件加速器 | 是 | 是 | 是 | — | 是 | |
1V 旁路模式 | 是 | 是 | 是 | 是 | 是 | |
JTAG | 是 | 是 | 是 | 是 | 是 | |
产品状态 | 产品预发布 (PP)、 预告信息 (AI) 或量产数据 (PD) | PD(4) | PD(4) | PD(4) | PD(4) | PD(4) |
有关该系列产品或相关产品中的其他器件的信息,请参阅下面的链接。
器件的所有数字 IO 引脚(NERROR IN、NERROR_OUT 和 WARM_RESET 除外)都是非失效防护的;因此,需要注意的是,如果器件没有 VIO 电源,则不能从外部驱动这些引脚。
无法确保电源斜坡期间的 GPIO 状态。如果 GPIO 用于 GPIO 状态至关重要的应用中,即使 NRESET 为低电平,也应使用三态缓冲器将 GPIO 输出与雷达器件隔离,并使用拉电阻来定义应用中所需的状态。发送到雷达器件的 NRESET 信号可用于控制三态缓冲器的输出使能 (OE)。
信号名称 | 引脚类型 | 说明 | 焊球编号 |
---|---|---|---|
ADC_VALID | O | 高电平时,表示 ADC 采样有效 | H13、J13、P13 |
BSS_UART_TX | O | 调试 UART 发送 [雷达模块] | F14、H14、K13、N10、N13、N4、N5、R8 |
CAN_FD_RX | I | CAN FD (MCAN) 接收信号 | D13、F14、N10、N4、P12 |
CAN_FD_TX | O | CAN FD (MCAN) 发送信号 | E14、H14、N5、P10、R14 |
CAN_RX | I | CAN (DCAN) 接收信号 | E13 |
CAN_TX | IO | CAN (DCAN) 发送信号 | E15 |
CHIRP_END | O | 指示每个线性调频脉冲结束的脉冲信号 | K13、N8、P9 |
CHIRP_START | O | 指示每个线性调频脉冲开始的脉冲信号 | K13、N8、P9 |
DMM0 | I | 调试接口(硬件在环)- 数据线 | R4 |
DMM1 | I | 调试接口(硬件在环)- 数据线 | P5 |
DMM2 | I | 调试接口(硬件在环)- 数据线 | R5 |
DMM3 | I | 调试接口(硬件在环)- 数据线 | P6 |
DMM4 | I | 调试接口(硬件在环)- 数据线 | R7 |
DMM5 | I | 调试接口(硬件在环)- 数据线 | P7 |
DMM6 | I | 调试接口(硬件在环)- 数据线 | R8 |
DMM7 | I | 调试接口(硬件在环)- 数据线 | P8 |
DMM_CLK | I | 调试接口(硬件在环)- 时钟 | N15 |
DMM_MUX_IN | I | 调试接口(硬件在环)DMM1 和 DMM2 之间的多路复用器选择(两个实例) | G13、J13、P4 |
DMM_SYNC | I | 调试接口(硬件在环)- 同步 | N14 |
DSS_UART_TX | O | 调试 UART 发送 [DSP] | D13、E13、G14、P8、R12 |
EPWM1A | O | PWM 模块 1 - 输出 A | N5、N8 |
EPWM1B | O | PWM 模块 1 - 输出 B | H13、N5、P9 |
EPWM1SYNCI | I | PWM 模块 1 - 同步输入 | J13 |
EPWM2A | O | PWM 模块 2 - 输出 A | H13、N4、N5、P9 |
EPWM2B | O | PWM 模块 2 - 输出 B | N4 |
EPWM2SYNCO | O | PWM 模块 2 - 同步输出 | R7 |
EPWM3A | O | PWM 模块 3 - 输出 A | N4 |
EPWM3SYNCO | O | PWM 模块 3 - 同步输出 | P6 |
FRAME_START | O | 指示每帧开始的脉冲信号 | K13、N8、P9 |
GPIO_0 | IO | 通用 I/O | H13 |
GPIO_1 | IO | 通用 I/O | J13 |
GPIO_2 | IO | 通用 I/O | K13 |
GPIO_3 | IO | 通用 I/O | E13 |
GPIO_4 | IO | 通用 I/O | H14 |
GPIO_5 | IO | 通用 I/O | F14 |
GPIO_6 | IO | 通用 I/O | P11 |
GPIO_7 | IO | 通用 I/O | R12 |
GPIO_8 | IO | 通用 I/O | R13 |
GPIO_9 | IO | 通用 I/O | N12 |
GPIO_10 | IO | 通用 I/O | R14 |
GPIO_11 | IO | 通用 I/O | P12 |
GPIO_12 | IO | 通用 I/O | P13 |
GPIO_13 | IO | 通用 I/O | H13 |
GPIO_14 | IO | 通用 I/O | N5 |
GPIO_15 | IO | 通用 I/O | N4 |
GPIO_16 | IO | 通用 I/O | J13 |
GPIO_17 | IO | 通用 I/O | P10 |
GPIO_18 | IO | 通用 I/O | N10 |
GPIO_19 | IO | 通用 I/O | D13 |
GPIO_20 | IO | 通用 I/O | E14 |
GPIO_21 | IO | 通用 I/O | F13 |
GPIO_22 | IO | 通用 I/O | G14 |
GPIO_23 | IO | 通用 I/O | R11 |
GPIO_24 | IO | 通用 I/O | N13 |
GPIO_25 | IO | 通用 I/O | N8 |
GPIO_26 | IO | 通用 I/O | K13 |
GPIO_27 | IO | 通用 I/O | P9 |
GPIO_28 | IO | 通用 I/O | P4 |
GPIO_29 | IO | 通用 I/O | G13 |
GPIO_30 | IO | 通用 I/O | E15 |
GPIO_31 | IO | 通用 I/O | R4 |
GPIO_32 | IO | 通用 I/O | P5 |
GPIO_33 | IO | 通用 I/O | R5 |
GPIO_34 | IO | 通用 I/O | P6 |
GPIO_35 | IO | 通用 I/O | R7 |
GPIO_36 | IO | 通用 I/O | P7 |
GPIO_37 | IO | 通用 I/O | R8 |
GPIO_38 | IO | 通用 I/O | P8 |
GPIO_47 | IO | 通用 I/O | N15 |
I2C_SCL | IO | I2C 时钟 | G14、N4 |
I2C_SDA | IO | I2C 数据 | F13、N5 |
LVDS_TXP[0] | O | 差分数据输出 - 信道 0 | J14 |
LVDS_TXM[0] | O | J15 | |
LVDS_TXP[1] | O | 差分数据输出 - 信道 1 | K14 |
LVDS_TXM[1] | O | K15 | |
LVDS_CLKP | O | 差分时钟输出 | L14 |
LVDS_CLKM | O | L15 | |
LVDS_FRCLKP | O | 差分帧时钟 | M14 |
LVDS_FRCLKM | O | M15 | |
MCU_CLKOUT | O | 输出到外部 MCU 或处理器的可编程时钟 | N8 |
MSS_UARTA_RX | I | 主子系统 - UART A 接收 | F14、N4、R11 |
MSS_UARTA_TX | O | 主子系统 - UART A 发送 | H14、N13、N5、R4 |
MSS_UARTB_RX | IO | 主子系统 - UART B 接收 | N4、P4 |
MSS_UARTB_TX | O | 主子系统 - UART B 发送 | F14、H14、K13、N13、N5、P10、P7 |
NDMM_EN | I | 调试接口(硬件在环)使能 - 低电平有效信号 | N13、N5 |
NERROR_IN | I | 器件的失效防护输入。来自任何其他器件的 nERROR 输出可以集中在器件内部的错误信令监测器模块中,并且固件可以执行相应的操作。 | N7 |
NERROR_OUT | O | 开漏失效防护输出信号。连接到 PMIC/处理器/MCU 以指示发生了一些严重的临界故障。将通过复位进行恢复。 | N6 |
PMIC_CLKOUT | O | IWR1843 器件用于 PMIC 的输出时钟 | H13、K13、P9 |
QSPI[0] | IO | QSPI 数据线 #0(与串行数据闪存一起使用) | R13 |
QSPI[1] | IO | QSPI 数据线 #1(与串行数据闪存一起使用) | N12 |
QSPI[2] | I | QSPI 数据线 #2(与串行数据闪存一起使用) | R14 |
QSPI[3] | IO | QSPI 数据线 #3(与串行数据闪存一起使用) | P12 |
QSPI_CLK | IO | QSPI 时钟(与串行数据闪存一起使用) | R12 |
QSPI_CLK_EXT | I | QSPI 时钟(与串行数据闪存一起使用) | H14 |
QSPI_CS_N | IO | QSPI 芯片选择(与串行数据闪存一起使用) | P11 |
RS232_RX | I | 调试 UART(作为总线主器件运行)— 接收信号 | N4 |
RS232_TX | O | 调试 UART(作为总线主器件运行)— 发送信号 | N5 |
SOP[0] | I | 通电检测 - 线路 0 | N13 |
SOP[1] | I | 通电检测 - 线路 1 | G13 |
SOP[2] | I | 通电检测 - 线路 2 | P9 |
SPIA_CLK | IO | SPI 通道 A - 时钟 | E13 |
SPIA_CS_N | IO | SPI 通道 A - 芯片选择 | E15 |
SPIA_MISO | IO | SPI 通道 A - 主器件输入从器件输出 | E14 |
SPIA_MOSI | IO | SPI 通道 A - 主器件输出从器件输入 | D13 |
SPIB_CLK | IO | SPI 通道 B - 时钟 | F14、R12 |
SPIB_CS_N | IO | SPI 通道 B 芯片选择(实例 ID 0) | H14、P11 |
SPIB_CS_N_1 | IO | SPI 通道 B 芯片选择(实例 ID 1) | G13、J13、P13 |
SPIB_CS_N_2 | IO | SPI 通道 B 芯片选择(实例 ID 2) | G13、J13、N12 |
SPIB_MISO | IO | SPI 通道 B - 主器件输入从器件输出 | G14、R13 |
SPIB_MOSI | IO | SPI 通道 B - 主器件输出从器件输入 | F13、N12 |
SPI_HOST_INTR | O | 到通过 SPI 通信的外部主机的带外中断 | P13 |
SYNC_IN | I | 低频同步信号输入 | P4 |
SYNC_OUT | O | 低频同步信号输出 | G13、J13、K13、P4 |
TCK | I | JTAG 测试时钟 | P10 |
TDI | I | JTAG 测试数据输入 | R11 |
TDO | O | JTAG 测试数据输出 | N13 |
TMS | I | JTAG 测试模式信号 | N10 |
TRACE_CLK | O | 调试跟踪输出 - 时钟 | N15 |
TRACE_CTL | O | 调试跟踪输出 - 控制 | N14 |
TRACE_DATA_0 | O | 调试跟踪输出 - 数据线 | R4 |
TRACE_DATA_1 | O | 调试跟踪输出 - 数据线 | P5 |
TRACE_DATA_2 | O | 调试跟踪输出 - 数据线 | R5 |
TRACE_DATA_3 | O | 调试跟踪输出 - 数据线 | P6 |
TRACE_DATA_4 | O | 调试跟踪输出 - 数据线 | R7 |
TRACE_DATA_5 | O | 调试跟踪输出 - 数据线 | P7 |
TRACE_DATA_6 | O | 调试跟踪输出 - 数据线 | R8 |
TRACE_DATA_7 | O | 调试跟踪输出 - 数据线 | P8 |
WARM_RESET | IO | 开漏失效防护热复位信号。可从 PMIC 驱动以进行诊断,也可用作器件正在进行复位的状态信号。 | N9 |
接口 | 信号名称 | 引脚类型 | 说明 | 焊球编号 |
---|---|---|---|---|
发送器 | TX1 | O | 单端发送器 1 输出 | B4 |
TX2 | O | 单端发送器 2 输出 | B6 | |
TX3 | O | 单端发送器 3 输出 | B8 | |
接收器 | RX1 | I | 单端接收器 1 输入 | M2 |
RX2 | I | 单端接收器 2 输入 | K2 | |
RX3 | I | 单端接收器 3 输入 | H2 | |
RX4 | I | 单端接收器 4 输入 | F2 | |
复位 | NRESET | I | 芯片的上电复位。低电平有效 | R3 |
基准振荡器 | CLKP | I | 在 XTAL 模式下:基准晶体的输入 在外部时钟模式下:单端输入基准时钟端口 | B15 |
CLKM | I | 在 XTAL 模式下::基准晶体的反馈驱动 在外部时钟模式下:将此端口接地 | C15 | |
基准时钟 | OSC_CLKOUT | O | 清理 PLL 后时钟子系统的基准时钟输出(1.4V 输出电压摆幅)。 | A14 |
带隙电压 | VBGAP | O | 器件的带隙基准输出 | B10 |
电源 | VDDIN | 电源 | 1.2V 数字电源 | H15、N11、P15、R6 |
VIN_SRAM | 电源 | 用于内部 SRAM 的 1.2V 电源轨 | G15 | |
VNWA | 电源 | 用于 SRAM 阵列反馈偏置的 1.2V 电源轨 | P14 | |
VIOIN | 电源 | I/O 电源(3.3V 或 1.8V):所有 CMOS I/O 都将在此电源上运行 | R10、F15 | |
VIOIN_18 | 电源 | 用于 CMOS IO 的 1.8V 电源 | R9 | |
VIN_18CLK | 电源 | 用于时钟模块的 1.8V 电源 | B11 | |
VIOIN_18DIFF | 电源 | 用于 LVDS 端口的 1.8V 电源 | D15 | |
VPP | 电源 | 保险丝链的电压电源 | L13 | |
电源 | VIN_13RF1 | 电源 | 1.3V 模拟和射频电源,VIN_13RF1 和 VIN_13RF2 可以在电路板上短接 | G5、H5、J5 |
VIN_13RF2 | 电源 | 1.3V 模拟和射频电源 | C2、D2 | |
VIN_18BB | 电源 | 1.8V 模拟基带电源 | K5、F5 | |
VIN_18VCO | 电源 | 1.8V 射频 VCO 电源 | B12 | |
VSS | 地 | 数字地 | L5、L6、L8、L10、K7、K8、K9、K10、K11、J6、J7、J8、J10、H7、H9、H11、G6、G7、G8、G10、F9、F11、E5、E6、E8、E10、E11、R15 | |
VSSA | 地 | 模拟地 | A1、A3、A5、A7、A15、B1、B3、B5、B7、C1、C3、C4、C5、C6、C7、E1、E2、E3、F3、G1、G2、G3、H3、J1、J2、J3、K3、L1、L2、L3、M3、N1、N2、N3、R1、A13、C8、A9、B9、C9、B14、C14 | |
内部 LDO 输出/输入 | VOUT_14APLL | O | 内部 LDO 输出 | A10 |
VOUT_14SYNTH | O | 内部 LDO 输出 | B13 | |
VOUT_PA | IO | 在使用内部 PA LDO 时,该引脚提供 LDO 的输出电压。在绕过并禁用内部 PA LDO 时,应在该引脚上馈送 1V 电源电压。在 3TX 同时使用的情况下,这是强制性的。 | A2、B2 | |
预量产阶段的测试和调试输出。可以在生产硬件上用引脚输出信号,以用于现场调试 | 模拟测试 1/ADC1 | IO | ADC 通道 1(1) | P1 |
模拟测试 2/ADC2 | IO | ADC 通道 2(1) | P2 | |
模拟测试 3/ADC3 | IO | ADC 通道 3(1) | P3 | |
模拟测试 4/ADC4 | IO | ADC 通道 4(1) | R2 | |
ANAMUX/ADC5 | IO | ADC 通道 5(1) | C13 | |
VSENSE/ADC6 | IO | ADC 通道 6(1) | D14 |
焊球编号 [1] | 焊球名称 [2] | 信号名称 [3] | PINCNTL 地址 [4] | 模式 [5][9] | TYPE [6] | 焊球复位状态 [7] | 上拉/下拉类型 [8] |
---|---|---|---|---|---|---|---|
H13 | GPIO_0 | GPIO_13 | 0xFFFFEA04 | 0 | IO | 输出已禁用 | 下拉 |
GPIO_0 | 1 | IO | |||||
PMIC_CLKOUT | 2 | O | |||||
ADC_VALID | 9 | O | |||||
ePWM1b | 10 | O | |||||
ePWM2a | 11 | O | |||||
J13 | GPIO_1 | GPIO_16 | 0xFFFFEA08 | 0 | IO | 输出已禁用 | 下拉 |
GPIO_1 | 1 | IO | |||||
SYNC_OUT | 2 | O | |||||
ADC_VALID | 7 | O | |||||
DMM_MUX_IN | 12 | I | |||||
SPIB_cs_n_1 | 13 | IO | |||||
SPIB_cs_n_2 | 14 | IO | |||||
ePWM1SYNCI | 15 | I | |||||
K13 | GPIO_2 | GPIO_26 | 0xFFFFEA64 | 0 | IO | 输出已禁用 | 下拉 |
GPIO_2 | 1 | IO | |||||
OSC_CLKOUT | 2 | O | |||||
MSS_uartb_tx | 7 | O | |||||
BSS_uart_tx | 8 | O | |||||
SYNC_OUT | 9 | O | |||||
PMIC_CLKOUT | 10 | O | |||||
CHIRP_START | 11 | O | |||||
CHIRP_END | 12 | O | |||||
FRAME_START | 13 | O | |||||
R4 | GPIO_31 | TRACE_DATA_0 | 0xFFFFEA7C | 0 | O | 输出已禁用 | 下拉 |
GPIO_31 | 1 | IO | |||||
DMM0 | 2 | I | |||||
MSS_uarta_tx | 4 | IO | |||||
P5 | GPIO_32 | TRACE_DATA_1 | 0xFFFFEA80 | 0 | O | 输出已禁用 | 下拉 |
GPIO_32 | 1 | IO | |||||
DMM1 | 2 | I | |||||
R5 | GPIO_33 | TRACE_DATA_2 | 0xFFFFEA84 | 0 | O | 输出已禁用 | 下拉 |
GPIO_33 | 1 | IO | |||||
DMM2 | 2 | I | |||||
P6 | GPIO_34 | TRACE_DATA_3 | 0xFFFFEA88 | 0 | O | 输出已禁用 | 下拉 |
GPIO_34 | 1 | IO | |||||
DMM3 | 2 | I | |||||
ePWM3SYNCO | 4 | O | |||||
R7 | GPIO_35 | TRACE_DATA_4 | 0xFFFFEA8C | 0 | O | 输出已禁用 | 下拉 |
GPIO_35 | 1 | IO | |||||
DMM4 | 2 | I | |||||
ePWM2SYNCO | 4 | O | |||||
P7 | GPIO_36 | TRACE_DATA_5 | 0xFFFFEA90 | 0 | O | 输出已禁用 | 下拉 |
GPIO_36 | 1 | IO | |||||
DMM5 | 2 | I | |||||
MSS_uartb_tx | 5 | O | |||||
R8 | GPIO_37 | TRACE_DATA_6 | 0xFFFFEA94 | 0 | O | 输出已禁用 | 下拉 |
GPIO_37 | 1 | IO | |||||
DMM6 | 2 | I | |||||
BSS_uart_tx | 5 | O | |||||
P8 | GPIO_38 | TRACE_DATA_7 | 0xFFFFEA98 | 0 | O | 输出已禁用 | 下拉 |
GPIO_38 | 1 | IO | |||||
DMM7 | 2 | I | |||||
DSS_uart_tx | 5 | O | |||||
N15 | GPIO_47 | TRACE_CLK | 0xFFFFEABC | 0 | O | 输出已禁用 | 下拉 |
GPIO_47 | 1 | IO | |||||
DMM_CLK | 2 | I | |||||
N14 | DMM_SYNC | TRACE_CTL | 0xFFFFEAC0 | 0 | O | 输出已禁用 | 下拉 |
DMM_SYNC | 2 | I | |||||
N8 | MCU_CLKOUT | GPIO_25 | 0xFFFFEA60 | 0 | IO | 输出已禁用 | 下拉 |
MCU_CLKOUT | 1 | O | |||||
CHIRP_START | 2 | O | |||||
CHIRP_END | 6 | O | |||||
FRAME_START | 7 | O | |||||
ePWM1a | 12 | O | |||||
N7 | nERROR_IN | nERROR_IN | 0xFFFFEA44 | 0 | I | 输入 | |
N6 | nERROR_OUT | nERROR_OUT | 0xFFFFEA4C | 0 | O | 高阻态(开漏) | |
P9 | PMIC_CLKOUT | SOP[2] | 0xFFFFEA68 | 上电期间 | I | 输出已禁用 | 下拉 |
GPIO_27 | 0 | IO | |||||
PMIC_CLKOUT | 1 | O | |||||
CHIRP_START | 6 | O | |||||
CHIRP_END | 7 | O | |||||
FRAME_START | 8 | O | |||||
ePWM1b | 11 | O | |||||
ePWM2a | 12 | O | |||||
R13 | QSPI[0] | GPIO_8 | 0xFFFFEA2C | 0 | IO | 输出已禁用 | 下拉 |
QSPI[0] | 1 | IO | |||||
SPIB_miso | 2 | IO | |||||
N12 | QSPI[1] | GPIO_9 | 0xFFFFEA30 | 0 | IO | 输出已禁用 | 下拉 |
QSPI[1] | 1 | IO | |||||
SPIB_mosi | 2 | IO | |||||
SPIB_cs_n_2 | 8 | IO | |||||
R14 | QSPI[2] | GPIO_10 | 0xFFFFEA34 | 0 | IO | 输出已禁用 | 下拉 |
QSPI[2] | 1 | I | |||||
CAN_FD_tx | 8 | O | |||||
P12 | QSPI[3] | GPIO_11 | 0xFFFFEA38 | 0 | IO | 输出已禁用 | 下拉 |
QSPI[3] | 1 | IO | |||||
CAN_FD_rx | 8 | I | |||||
R12 | QSPI_clk | GPIO_7 | 0xFFFFEA3C | 0 | IO | 输出已禁用 | 下拉 |
QSPI_clk | 1 | IO | |||||
SPIB_clk | 2 | O | |||||
DSS_uart_tx | 6 | O | |||||
P11 | QSPI_cs_n | GPIO_6 | 0xFFFFEA40 | 0 | IO | 输出已禁用 | 上拉 |
QSPI_cs_n | 1 | IO | |||||
SPIB_cs_n | 2 | IO | |||||
N4 | rs232_rx | GPIO_15 | 0xFFFFEA74 | 0 | IO | 启用输入 | 上拉 |
rs232_rx | 1 | I | |||||
MSS_uarta_rx | 2 | I | |||||
BSS_uart_tx | 6 | IO | |||||
MSS_uartb_rx | 7 | IO | |||||
CAN_FD_rx | 8 | I | |||||
I2C_scl | 9 | IO | |||||
ePWM2a | 10 | O | |||||
ePWM2b | 11 | O | |||||
ePWM3a | 12 | O | |||||
N5 | rs232_tx | GPIO_14 | 0xFFFFEA78 | 0 | IO | 输出启用 | |
rs232_tx | 1 | O | |||||
MSS_uarta_tx | 5 | IO | |||||
MSS_uartb_tx | 6 | IO | |||||
BSS_uart_tx | 7 | IO | |||||
CAN_FD_tx | 10 | O | |||||
I2C_sda | 11 | IO | |||||
ePWM1a | 12 | O | |||||
ePWM1b | 13 | O | |||||
NDMM_EN | 14 | I | |||||
ePWM2a | 15 | O | |||||
E13 | SPIA_clk | GPIO_3 | 0xFFFFEA14 | 0 | IO | 输出已禁用 | 上拉 |
SPIA_clk | 1 | IO | |||||
CAN_rx | 6 | I | |||||
DSS_uart_tx | 7 | O | |||||
E15 | SPIA_cs_n | GPIO_30 | 0xFFFFEA18 | 0 | IO | 输出已禁用 | 上拉 |
SPIA_cs_n | 1 | IO | |||||
CAN_tx | 6 | O | |||||
E14 | SPIA_miso | GPIO_20 | 0xFFFFEA10 | 0 | IO | 输出已禁用 | 上拉 |
SPIA_miso | 1 | IO | |||||
CAN_FD_tx | 2 | O | |||||
D13 | SPIA_mosi | GPIO_19 | 0xFFFFEA0C | 0 | IO | 输出已禁用 | 上拉 |
SPIA_mosi | 1 | IO | |||||
CAN_FD_rx | 2 | I | |||||
DSS_uart_tx | 8 | O | |||||
F14 | SPIB_clk | GPIO_5 | 0xFFFFEA24 | 0 | IO | 输出已禁用 | 上拉 |
SPIB_clk | 1 | IO | |||||
MSS_uarta_rx | 2 | I | |||||
MSS_uartb_tx | 6 | O | |||||
BSS_uart_tx | 7 | O | |||||
CAN_FD_rx | 8 | I | |||||
H14 | SPIB_cs_n | GPIO_4 | 0xFFFFEA28 | 0 | IO | 输出已禁用 | 上拉 |
SPIB_cs_n | 1 | IO | |||||
MSS_uarta_tx | 2 | O | |||||
MSS_uartb_tx | 6 | O | |||||
BSS_uart_tx | 7 | IO | |||||
QSPI_clk_ext | 8 | I | |||||
CAN_FD_tx | 9 | O | |||||
G14 | SPIB_miso | GPIO_22 | 0xFFFFEA20 | 0 | IO | 输出已禁用 | 上拉 |
SPIB_miso | 1 | IO | |||||
I2C_scl | 2 | IO | |||||
DSS_uart_tx | 6 | O | |||||
F13 | SPIB_mosi | GPIO_21 | 0xFFFFEA1C | 0 | IO | 输出已禁用 | 上拉 |
SPIB_mosi | 1 | IO | |||||
I2C_sda | 2 | IO | |||||
P13 | SPI_HOST_INTR | GPIO_12 | 0xFFFFEA00 | 0 | IO | 输出已禁用 | 下拉 |
SPI_HOST_INTR | 1 | O | |||||
ADC_VALID | 2 | O | |||||
SPIB_cs_n_1 | 6 | IO | |||||
P4 | SYNC_in | GPIO_28 | 0xFFFFEA6C | 0 | IO | 输出已禁用 | 下拉 |
SYNC_IN | 1 | I | |||||
MSS_uartb_rx | 6 | IO | |||||
DMM_MUX_IN | 7 | I | |||||
SYNC_OUT | 9 | O | |||||
G13 | SYNC_OUT | SOP[1] | 0xFFFFEA70 | 上电期间 | I | 输出已禁用 | 下拉 |
GPIO_29 | 0 | IO | |||||
SYNC_OUT | 1 | O | |||||
DMM_MUX_IN | 9 | I | |||||
SPIB_cs_n_1 | 10 | IO | |||||
SPIB_cs_n_2 | 11 | IO | |||||
P10 | TCK | GPIO_17 | 0xFFFFEA50 | 0 | IO | 启用输入 | 下拉 |
TCK | 1 | I | |||||
MSS_uartb_tx | 2 | O | |||||
CAN_FD_tx | 8 | O | |||||
R11 | TDI | GPIO_23 | 0xFFFFEA58 | 0 | IO | 启用输入 | 上拉 |
TDI | 1 | I | |||||
MSS_uarta_rx | 2 | I | |||||
N13 | TDO | SOP[0] | 0xFFFFEA5C | 上电期间 | I | 输出启用 | |
GPIO_24 | 0 | IO | |||||
TDO | 1 | O | |||||
MSS_uarta_tx | 2 | O | |||||
MSS_uartb_tx | 6 | O | |||||
BSS_uart_tx | 7 | O | |||||
NDMM_EN | 9 | I | |||||
N10 | TMS | GPIO_18 | 0xFFFFEA54 | 0 | IO | 启用输入 | 下拉 |
TMS | 1 | I | |||||
BSS_uart_tx | 2 | O | |||||
CAN_FD_rx | 6 | I | |||||
N9 | Warm_Reset | Warm_Reset | 0xFFFFEA48 | 0 | IO | 高阻态输入(开漏) |
以下列表说明了表列标题:
MSS 存储器映射中提供了 IO 多路复用寄存器,器件引脚的相应映射如下所示:
默认引脚/焊球名称 | 封装焊球/引脚(地址) | 引脚多路复用配置寄存器 |
---|---|---|
SPI_HOST_INTR | P13 | 0xFFFFEA00 |
GPIO_0 | H13 | 0xFFFFEA04 |
GPIO_1 | J13 | 0xFFFFEA08 |
SPIA_MOSI | D13 | 0xFFFFEA0C |
SPIA_MISO | E14 | 0xFFFFEA10 |
SPIA_CLK | E13 | 0xFFFFEA14 |
SPIA_CN_EN | E15 | 0xFFFFEA18 |
SPIB_MOSI | F13 | 0xFFFFEA1C |
SPIB_MISO | G14 | 0xFFFFEA20 |
SPIB_CLK | F14 | 0xFFFFEA24 |
SPIB_CS_N | H14 | 0xFFFFEA28 |
QSPI[0] | R13 | 0xFFFFEA2C |
QSPI[1] | N12 | 0xFFFFEA30 |
QSPI[2] | R14 | 0xFFFFEA34 |
QSPI[3] | P12 | 0xFFFFEA38 |
QSPI_CLK | R12 | 0xFFFFEA3C |
QSPI_CS_N | P11 | 0xFFFFEA40 |
NERROR_IN | N7 | 0xFFFFEA44 |
WARM_RESET | N9 | 0xFFFFEA48 |
NERROR_OUT | N6 | 0xFFFFEA4C |
TCK | P10 | 0xFFFFEA50 |
TMS | N10 | 0xFFFFEA54 |
TDI | R11 | 0xFFFFEA58 |
TDO | N13 | 0xFFFFEA5C |
MCU_CLKOUT | N8 | 0xFFFFEA60 |
GPIO_2 | K13 | 0xFFFFEA64 |
PMIC_CLKOUT | P9 | 0xFFFFEA68 |
SYNC_IN | P4 | 0xFFFFEA6C |
SYNC_OUT | G13 | 0xFFFFEA70 |
RS232_RX | N4 | 0xFFFFEA74 |
RS232_TX | N5 | 0xFFFFEA78 |
GPIO_31 | R4 | 0xFFFFEA7C |
GPIO_32 | P5 | 0xFFFFEA80 |
GPIO_33 | R5 | 0xFFFFEA84 |
GPIO_34 | P6 | 0xFFFFEA88 |
GPIO_35 | R7 | 0xFFFFEA8C |
GPIO_36 | P7 | 0xFFFFEA90 |
GPIO_37 | R8 | 0xFFFFEA94 |
GPIO_38 | P8 | 0xFFFFEA98 |
GPIO_47 | N15 | 0xFFFFEABC |
DMM_SYNC | N14 | 0xFFFFEAC0 |
寄存器布局如下:
位 | 字段 | 类型 | 复位(上电默认状态) | 说明 |
---|---|---|---|---|
31-11 | NU | RW | 0 | 保留 |
10 | SC | RW | 0 | IO 压摆率控制: 0 = 较高的压摆率 1 = 较低的压摆率 |
9 | PUPDSEL | RW | 0 | 上拉/下拉选择 0 = 下拉 1 = 上拉(仅当“拉动抑制”设置为“0”时该字段才有效) |
8 | PI | RW | 0 | 拉动抑制/拉动禁用 0 = 启用 1 = 禁用 |
7 | OE_OVERRIDE | RW | 1 | 输出覆盖 |
6 | OE_OVERRIDE_CTRL | RW | 1 | 输出覆盖控制: (此处的“1”覆盖任何关联的外设块硬件对该 IO 的任何输出操作,例如 SPI 芯片选择) |
5 | IE_OVERRIDE | RW | 0 | 选择覆盖 |
4 | IE_OVERRIDE_CTRL | RW | 0 | 输入覆盖控制: (此处的“1”使用所需的值覆盖该 IO 上的任何输入值) |
3-0 | FUNC_SEL | RW | 1 | 引脚多路复用的功能选择(请参阅“引脚多路复用”表) |
参数(1)(2) | 最小值 | 最大值 | 单位 | |
---|---|---|---|---|
VDDIN | 1.2V 数字电源 | -0.5 | 1.4 | V |
VIN_SRAM | 用于内部 SRAM 的 1.2V 电源轨 | -0.5 | 1.4 | V |
VNWA | 用于 SRAM 阵列反馈偏置的 1.2V 电源轨 | -0.5 | 1.4 | V |
VIOIN | I/O 电源(3.3V 或 1.8V):所有 CMOS I/O 都将在此电源上运行。 | -0.5 | 3.8 | V |
VIOIN_18 | 用于 CMOS IO 的 1.8V 电源 | -0.5 | 2 | V |
VIN_18CLK | 用于时钟模块的 1.8V 电源 | -0.5 | 2 | V |
VIOIN_18DIFF | 用于 LVDS 端口的 1.8V 电源 | -0.5 | 2 | V |
VIN_13RF1 | 1.3V 模拟和射频电源,VIN_13RF1 和 VIN_13RF2 可以在电路板上短接。 | -0.5 | 1.45 | V |
VIN_13RF2 | ||||
VIN_13RF1 | 1V 内部 LDO 旁路模式。器件支持外部电源管理模块可在 VIN_13RF1 和 VIN_13RF2 电源轨上提供 1V 电压的模式。在该配置中,器件的内部 LDO 将保持旁路状态。 | -0.5 | 1.4 | V |
VIN_13RF2 | ||||
VIN_18BB | 1.8V 模拟基带电源 | -0.5 | 2 | V |
VIN_18VCO 电源 | 1.8V 射频 VCO 电源 | -0.5 | 2 | V |
RX1-4 | 射频输入端上的外部施加电源 | 10 | dBm | |
TX1-3 | 射频输出端上的外部施加电源(3) | 10 | dBm | |
输入和输出电压范围 | 双电压 LVCMOS 输入,3.3V 或 1.8V(稳态) | -0.3V | VIOIN + 0.3 | V |
双电压 LVCMOS 输入,在 3.3V/1.8V (瞬态过冲/下冲)条件下运行,或外部振荡器输入 | VIOIN + 20%,高达 信号周期的 20% | |||
CLKP、CLKM | 基准晶体的输入端口 | -0.5 | 2 | V |
钳位电流 | 输入或输出电压高于或低于各自电源轨 0.3V。限制流经 I/O 内部二极管保护单元的钳位电流。 | -20 | 20 | mA |
TJ | 工作结温范围 | -40 | 105 | °C |
TSTG | 焊接到 PC 板上后的贮存温度范围 | -55 | 150 | °C |
值 | 单位 | ||||
---|---|---|---|---|---|
V(ESD) | 静电放电 | 人体放电模型 (HBM)(1) | ±1000 | V | |
充电器件模型 (CDM),符合 ANSI/ESDA/JEDEC JS-002 标准 | ±250 |
结温 (Tj)(1) | 运行条件 | 标称 CVDD 电压 (V) | 上电小时数 [POH](小时) |
---|---|---|---|
在 85°C Tj 下为 90% 在 105°C Tj 下为 10% | 50% 占空比 | 1.2 | 80,000 |
在 85°C Tj 下为 100% | 100,000 |
最小值 | 标称值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
VDDIN | 1.2V 数字电源 | 1.14 | 1.2 | 1.32 | V |
VIN_SRAM | 用于内部 SRAM 的 1.2V 电源轨 | 1.14 | 1.2 | 1.32 | V |
VNWA | 用于 SRAM 阵列反馈偏置的 1.2V 电源轨 | 1.14 | 1.2 | 1.32 | V |
VIOIN | I/O 电源(3.3V 或 1.8V): 所有 CMOS I/O 都将在此电源上运行。 |
3.135 | 3.3 | 3.465 | V |
1.71 | 1.8 | 1.89 | |||
VIOIN_18 | 用于 CMOS IO 的 1.8V 电源 | 1.71 | 1.8 | 1.9 | V |
VIN_18CLK | 用于时钟模块的 1.8V 电源 | 1.71 | 1.8 | 1.9 | V |
VIOIN_18DIFF | 用于 LVDS 端口的 1.8V 电源 | 1.71 | 1.8 | 1.9 | V |
VIN_13RF1 | 1.3V 模拟和射频电源。VIN_13RF1 和 VIN_13RF2 可在电路板上短接 | 1.23 | 1.3 | 1.36 | V |
VIN_13RF2 | |||||
VIN_13RF1 (1V 内部 LDO 旁路模式) |
0.95 | 1 | 1.05 | V | |
VIN_13RF2 (1V 内部 LDO 旁路模式) |
|||||
VIN18BB | 1.8V 模拟基带电源 | 1.71 | 1.8 | 1.9 | V |
VIN_18VCO | 1.8V 射频 VCO 电源 | 1.71 | 1.8 | 1.9 | V |
VIH | 电压输入高电平(1.8V 模式) | 1.17 | V | ||
电压输入高电平(3.3V 模式) | 2.25 | ||||
VIL | 电压输入低电平(1.8V 模式) | 0.3*VIOIN | V | ||
电压输入低电平(3.3V 模式) | 0.62 | ||||
VOH | 高电平输出阈值 (IOH = 6mA) | VIOIN – 450 | mV | ||
VOL | 低电平输出阈值 (IOL = 6mA) | 450 | mV | ||
NRESET SOP[2:0] | VIL(1.8V 模式) | 0.2 | V | ||
VIH(1.8V 模式) | 0.96 | ||||
VIL(3.3V 模式) | 0.3 | ||||
VIH(3.3V 模式) | 1.57 |
表 7-1 说明了来自 IWR1843 器件的外部电源块的四个电源轨。
电源 | 由电源供电的器件块 | 器件中的相关 IO |
---|---|---|
1.8V | 合成器和 APLL VCO、晶体振荡器、IF 放大器级、ADC、LVDS | 输入:VIN_18VCO、VIN18CLK、VIN_18BB、VIOIN_18DIFF、VIOIN_18 LDO 输出:VOUT_14SYNTH、VOUT_14APLL |
1.3V(或内部 LDO 旁路模式下为 1V)(1) | 功率放大器、低噪声放大器、混频器和 LO 分配 | 输入:VIN_13RF2、VIN_13RF1 LDO 输出: VOUT_PA |
3.3V(或对于 1.8V I/O 模式,为 1.8V) | 数字 I/O | 输入 VIOIN |
1.2V | 内核数字和 SRAM | 输入:VDDIN、VIN_SRAM |
中所述的 1.3V (1.0V) 和 1.8V 电源纹波规格定义为在 RX 满足 –105dBc(射频引脚 = –15dBm)的目标杂散电平。杂散和纹波电平具有 dB 到 dB 的关系,例如,电源纹波增加 1dB 会导致杂散电平增加约 1dB。引用的值是在指定频率下施加的正弦输入的均方根电流电平。
频率 (kHz) | 射频电源轨 | VCO/中频电源轨 | |
---|---|---|---|
1.0V(内部 LDO 旁路)(µVRMS) | 1.3V (µVRMS) | 1.8 V (µVRMS) | |
137.5 | 7 | 648 | 83 |
275 | 5 | 76 | 21 |
550 | 3 | 22 | 11 |
1100 | 2 | 4 | 6 |
2200 | 11 | 82 | 13 |
4400 | 13 | 93 | 19 |
6600 | 22 | 117 | 29 |
参数 | 电源名称 | 说明 | 最小值 | 典型值 | 最大值 | 单位 |
---|---|---|---|---|---|---|
电流消耗(1) | VDDIN、VIN_SRAM、VNWA | 由 1.2V 电源轨驱动的所有节点消耗的总电流 | 1000 | mA | ||
VIN_13RF1、VIN_13RF2 | 由 1.3V 或 1.0V 电源轨(2TX、4RX 同时)驱动的所有节点消耗的总电流(2) | 2000 | ||||
VIOIN_18、VIN_18CLK、VIOIN_18DIFF、VIN_18BB、VIN_18VCO | 由 1.8V 电源轨驱动的所有节点消耗的总电流 | 850 | ||||
VIOIN | 由 3.3V 电源轨驱动的所有节点消耗的总电流(3) | 50 |
参数 | 条件 | 说明 | 最小值 | 典型值 | 最大值 | 单位 | ||
---|---|---|---|---|---|---|---|---|
平均功耗 | 1.0V 内部 LDO 旁路模式 | 25% 占空比 | 1TX、4RX | 用例:常规模式,6.4MSps 复数收发器,25ms 帧时间,128 个线性调频脉冲,128 个样本/线性调频脉冲,5µs 空闲时间(25% 占空比),3us ADC 启动时间和过量斜坡时间,DSP 和 HWA 有效 | 1.29 | W | ||
2TX、4RX | 1.36 | |||||||
3TX、4RX | 1.43 | |||||||
50% 占空比 | 1TX、4RX | 用例:常规模式,6.4MSps 复数收发器,25ms 帧时间,256 个线性调频脉冲,128 个样本/线性调频脉冲,5µs 空闲时间(50% 占空比),3us ADC 启动时间和过量斜坡时间,DSP 和 HWA 有效 | 1.82 | |||||
2TX、4RX | 1.96 | |||||||
3TX、4RX | 2.08 |
参数 | 最小值 | 典型值 | 最大值 | 单位 | ||
---|---|---|---|---|---|---|
接收器 | 噪声系数(2) | 76 至 77GHz | 14 | dB | ||
77 至 81GHz | 15 | |||||
1dB 压缩点(带外/在 10kHz 下指定)(1) | -8 | dBm | ||||
最大增益 | 48 | dB | ||||
增益范围 | 24 | dB | ||||
增益阶跃大小 | 2 | dB | ||||
图像抑制比 (IMRR) | 30 | dB | ||||
中频带宽(3) | 10 | MHz | ||||
ADC 采样速率(实数/复数 2x) | 25 | Msps | ||||
ADC 采样速率(实数复数 1x) | 12.5 | Msps | ||||
ADC 分辨率 | 12 | 位 | ||||
回波损耗 (S11) | <-10 | dB | ||||
增益不匹配变化(随温度变化) | ±0.5 | dB | ||||
相位不匹配变化(随温度变化) | ±3 | ° | ||||
带内 IIP2 | RX 增益 = 30dB IF = 1.5、2MHz (–12dBFS) |
16 | dBm | |||
带外 IIP2 | RX 增益 = 24dB IF = 10kHz (-10dBm)、 1.9MHz (-30dBm) |
24 | dBm | |||
空闲通道杂散 | -90 | dBFS | ||||
发送器 | 输出功率 | 12 | dBm | |||
振幅噪声 | -145 | dBc/Hz | ||||
时钟子系统 | 频率范围 | 76 | 81 | GHz | ||
斜坡速率 | 100 | MHz/µs | ||||
1MHz 偏移时的相位噪声 | 76 至 77GHz | -95 | dBc/Hz | |||
77 至 81GHz | -93 |
可用 HPF 转角频率 (kHz) | |
HPF1 | HPF2 |
175、235、350、700 | 350、700、1400、2800 |
图 7-1 展示了与编程的接收器增益相关的噪声系数和带内 P1dB 参数的变化。
参数 | 最小值 | 典型值 | 最大值 | 单位 | ||
---|---|---|---|---|---|---|
DSP 子系统(C674 系列) | 时钟速度 | 600 | MHz | |||
L1 代码存储器 | 32 | KB | ||||
L1 数据存储器 | 32 | KB | ||||
L2 存储器 | 256 | KB | ||||
主子系统(R4F 系列) | 时钟速度 | 200 | MHz | |||
紧耦合存储器 - A(程序) | 512 | KB | ||||
紧耦合存储器 - B(数据) | 192 | KB | ||||
共享存储器 | 共享 L3 存储器 | 1024 | KB |
热指标(1) | °C/W(2)(3) | |
---|---|---|
RΘJC | 结点到外壳 | 4.2 |
RΘJB | 结点到电路板 | 5.7 |
RΘJA | 结点到环境空气 | 20.9 |
RΘJMA | 结至流动空气 | 14.5(4) |
PsiJT | 结至封装顶部 | 0.38 |
PsiJB | 结点到电路板 | 5.6 |
IWR1843 器件期望所有外部电压轨和 SOP 线路在复位置为无效之前稳定。 描述了器件唤醒序列。
IWR1843 需要一个外部时钟源(即 40MHz 晶体)来进行初始启动并作为器件中托管的内部 APLL 的基准。一个外部晶体连接至器件引脚。图 7-3 显示了晶体实现。
应该选择图 7-3 中的负载电容器 Cf1 和 Cf2,以满足方程式 1 的要求。公式中的 CL 是晶体制造商指定的负载。用于实现振荡器电路的所有分立式元件应尽可能靠近关联的振荡器 CLKP 和 CLKM 引脚放置。
表 7-5 列出了时钟晶体的电气特性。
名称 | 说明 | 最小值 | 典型值 | 最大值 | 单位 |
---|---|---|---|---|---|
fP | 并联谐振晶体频率 | 40 | MHz | ||
CL | 晶体负载电容 | 5 | 8 | 12 | pF |
ESR | 晶体 ESR | 50 | Ω | ||
温度范围 | 预期工作温度范围 | -40 | 105 | °C | |
频率容差 | 晶体频率容差(1)(2) | -200 | 200 | ppm | |
驱动电平 | 50 | 200 | µW |
如果将外部时钟用作时钟资源,则信号仅馈送到 CLKP 引脚;CLKM 接地。当由外部提供 40MHz 时钟时,相位噪声要求非常重要。表 7-6 列出了外部时钟信号的电气特性。
参数 | 规格 | 单位 | |||
---|---|---|---|---|---|
最小值 | 典型值 | 最大值 | |||
输入时钟: 外部交流耦合正弦波或直流耦合方波 相位噪声,以 40MHz 为基准 |
频率 | 40 | MHz | ||
交流振幅 | 700 | 1200 | mV (pp) | ||
1kHz 时的相位噪声 | -132 | dBc/Hz | |||
10kHz 时的相位噪声 | -143 | dBc/Hz | |||
100kHz 时的相位噪声 | -152 | dBc/Hz | |||
1MHz 时的相位噪声 | -153 | dBc/Hz | |||
占空比 | 35 | 65 | % | ||
频率容差 | -100 | 100 | ppm |
SPI 使用 TI 的 MibSPI 协议。
MibSPI/SPI 是一款高速同步串行输入/输出端口,该端口允许以编程的位传输速率将编程长度(2 至 16 位)的串行位流移入和移出器件。MibSPI/SPI 通常用于微控制器与外部外设或另一微控制器之间的通信。
标准和 MibSPI 模块具有以下特性:
多缓冲 RAM 包含 256 个缓冲器。多缓冲 RAM 的每个入口由 4 个部分组成:一个 16 位发送字段、一个 16 位接收字段、一个 16 位比较字段和一个 16 位状态字段。多缓冲 RAM 可被分成多个传输组,每个组具有不同数量的缓冲器。
节 7.10.3.2.2和节 7.10.3.2.3假设了节 7.10.3.2.1 所示的运行条件。
最小值 | 典型值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
输入条件 | |||||
tR | 输入上升时间 | 1 | 3 | ns | |
tF | 输入下降时间 | 1 | 3 | ns | |
输出条件 | |||||
CLOAD | 输出负载电容 | 2 | 15 | pF |
编号 | 参数 | 最小值 | 典型值 | 最大值 | 单位 | ||
---|---|---|---|---|---|---|---|
1 | tc(SPC)M | SPICLK 周期时间(4) | 25 | 256tc(VCLK) | ns | ||
2(4) | tw(SPCH)M | 脉冲持续时间,SPICLK 高电平的时间(时钟极性 = 0) | 0.5tc(SPC)M – 4 | 0.5tc(SPC)M + 4 | ns | ||
tw(SPCL)M | 脉冲持续时间,SPICLK 低电平的时间(时钟极性 = 1) | 0.5tc(SPC)M – 4 | 0.5tc(SPC)M + 4 | ||||
3(4) | tw(SPCL)M | 脉冲持续时间,SPICLK 低电平的时间(时钟极性 = 0) | 0.5tc(SPC)M – 4 | 0.5tc(SPC)M + 4 | ns | ||
tw(SPCH)M | 脉冲持续时间,SPICLK 高电平的时间(时钟极性 = 1) | 0.5tc(SPC)M – 4 | 0.5tc(SPC)M + 4 | ||||
4(4) | td(SPCH-SIMO)M | 在 SPICLK 低电平之前 SPISIMO 有效的延迟时间(时钟极性 = 0) | 0.5tc(SPC)M – 3 | ns | |||
td(SPCL-SIMO)M | 在 SPICLK 高电平之前 SPISIMO 有效的延迟时间(时钟极性 = 1) | 0.5tc(SPC)M – 3 | |||||
5(4) | tv(SPCL-SIMO)M | 在 SPICLK 低电平之后 SPISIMO 数据有效的有效时间(时钟极性 = 0) | 0.5tc(SPC)M – 10.5 | ns | |||
tv(SPCH-SIMO)M | 在 SPICLK 高电平之后 SPISIMO 数据有效的有效时间(时钟极性 = 1) | 0.5tc(SPC)M – 10.5 | |||||
6(5) | tC2TDELAY | CS 有效直至 SPICLK 高电平的建立时间 (时钟极性 = 0) | CSHOLD = 0 | (C2TDELAY+2)*tc(VCLK) – 7.5 | (C2TDELAY+2) * tc(VCLK) + 7 | ns | |
CSHOLD = 1 | (C2TDELAY +3) * tc(VCLK) – 7.5 | (C2TDELAY+3) * tc(VCLK) + 7 | |||||
CS 有效直至 SPICLK 低电平的建立时间 (时钟极性 = 1) | CSHOLD = 0 | (C2TDELAY+2)*tc(VCLK) – 7.5 | (C2TDELAY+2) * tc(VCLK) + 7 | ||||
CSHOLD = 1 | (C2TDELAY +3) * tc(VCLK) – 7.5 | (C2TDELAY+3) * tc(VCLK) + 7 | |||||
7(5) | tT2CDELAY | SPICLK 低电平直至 CS 无效的保持时间(时钟极性 = 0) | 0.5*tc(SPC)M + (T2CDELAY + 1) *tc(VCLK) – 7 | 0.5*tc(SPC)M + (T2CDELAY + 1) * tc(VCLK) + 7.5 | ns | ||
SPICLK 高电平直至 CS 无效的保持时间(时钟极性 = 1) | 0.5*tc(SPC)M + (T2CDELAY + 1) *tc(VCLK) – 7 | 0.5*tc(SPC)M + (T2CDELAY + 1) * tc(VCLK) + 7.5 | |||||
8(4) | tsu(SOMI-SPCL)M | 在 SPICLK 低电平之前 SPISOMI 的建立时间 (时钟极性 = 0) | 5 | ns | |||
tsu(SOMI-SPCH)M | 在 SPICLK 高电平之前 SPISOMI 的建立时间 (时钟极性 = 1) | 5 | |||||
9(4) | th(SPCL-SOMI)M | 在 SPICLK 低电平之后 SPISOMI 数据有效的保持时间 (时钟极性 = 0) | 3 | ns | |||
th(SPCH-SOMI)M | 在 SPICLK 高电平之后 SPISOMI 数据有效的保持时间 (时钟极性 = 1) | 3 |
编号 | 参数 | 最小值 | 典型值 | 最大值 | 单位 | ||
---|---|---|---|---|---|---|---|
1 | tc(SPC)M | SPICLK 周期时间(4) | 25 | 256tc(VCLK) | ns | ||
2(4) | tw(SPCH)M | 脉冲持续时间,SPICLK 高电平的时间(时钟极性 = 0) | 0.5tc(SPC)M – 4 | 0.5tc(SPC)M + 4 | ns | ||
tw(SPCL)M | 脉冲持续时间,SPICLK 低电平的时间(时钟极性 = 1) | 0.5tc(SPC)M – 4 | 0.5tc(SPC)M + 4 | ||||
3(4) | tw(SPCL)M | 脉冲持续时间,SPICLK 低电平的时间(时钟极性 = 0) | 0.5tc(SPC)M – 4 | 0.5tc(SPC)M + 4 | ns | ||
tw(SPCH)M | 脉冲持续时间,SPICLK 高电平的时间(时钟极性 = 1) | 0.5tc(SPC)M – 4 | 0.5tc(SPC)M + 4 | ||||
4(4) | td(SPCH-SIMO)M | 在 SPICLK 低电平之前 SPISIMO 有效的延迟时间(时钟极性 = 0) | 0.5tc(SPC)M – 3 | ns | |||
td(SPCL-SIMO)M | 在 SPICLK 高电平之前 SPISIMO 有效的延迟时间(时钟极性 = 1) | 0.5tc(SPC)M – 3 | |||||
5(4) | tv(SPCL-SIMO)M | 在 SPICLK 低电平之后 SPISIMO 数据有效的有效时间(时钟极性 = 0) | 0.5tc(SPC)M – 10.5 | ns | |||
tv(SPCH-SIMO)M | 在 SPICLK 高电平之后 SPISIMO 数据有效的有效时间(时钟极性 = 1) | 0.5tc(SPC)M – 10.5 | |||||
6(5) | tC2TDELAY | CS 有效直至 SPICLK 高电平的建立时间 (时钟极性 = 0) | CSHOLD = 0 | 0.5*tc(SPC)M + (C2TDELAY + 2)*tc(VCLK) – 7 | 0.5*tc(SPC)M + (C2TDELAY+2) * tc(VCLK) + 7.5 | ns | |
CSHOLD = 1 | 0.5*tc(SPC)M + (C2TDELAY + 2)*tc(VCLK) – 7 | 0.5*tc(SPC)M + (C2TDELAY+2) * tc(VCLK) + 7.5 | |||||
CS 有效直至 SPICLK 低电平的建立时间 (时钟极性 = 1) | CSHOLD = 0 | 0.5*tc(SPC)M + (C2TDELAY+2)*tc(VCLK) – 7 | 0.5*tc(SPC)M + (C2TDELAY+2) * tc(VCLK) + 7.5 | ||||
CSHOLD = 1 | 0.5*tc(SPC)M + (C2TDELAY+3)*tc(VCLK) – 7 | 0.5*tc(SPC)M + (C2TDELAY+3) * tc(VCLK) + 7.5 | |||||
7(5) | tT2CDELAY | SPICLK 低电平直至 CS 无效的保持时间(时钟极性 = 0) | (T2CDELAY + 1) *tc(VCLK) – 7.5 | (T2CDELAY + 1) *tc(VCLK) + 7 | ns | ||
SPICLK 高电平直至 CS 无效的保持时间(时钟极性 = 1) | (T2CDELAY + 1) *tc(VCLK) – 7.5 | (T2CDELAY + 1) *tc(VCLK) + 7 | |||||
8(4) | tsu(SOMI-SPCL)M | 在 SPICLK 低电平之前 SPISOMI 的建立时间 (时钟极性 = 0) | 5 | ns | |||
tsu(SOMI-SPCH)M | 在 SPICLK 高电平之前 SPISOMI 的建立时间 (时钟极性 = 1) | 5 | |||||
9(4) | th(SPCL-SOMI)M | 在 SPICLK 低电平之后 SPISOMI 数据有效的保持时间 (时钟极性 = 0) | 3 | ns | |||
th(SPCH-SOMI)M | 在 SPICLK 高电平之后 SPISOMI 数据有效的保持时间 (时钟极性 = 1) | 3 |
编号 | 参数 | 最小值 | 典型值 | 最大值 | 单位 | |
---|---|---|---|---|---|---|
1 | tc(SPC)S | 周期时间,SPICLK(4) | 25 | ns | ||
2(5) | tw(SPCH)S | 脉冲持续时间,SPICLK 高电平的时间(时钟极性 = 0) | 10 | ns | ||
tw(SPCL)S | 脉冲持续时间,SPICLK 低电平的时间(时钟极性 = 1) | 10 | ||||
3(5) | tw(SPCL)S | 脉冲持续时间,SPICLK 低电平的时间(时钟极性 = 0) | 10 | ns | ||
tw(SPCH)S | 脉冲持续时间,SPICLK 高电平的时间(时钟极性 = 1) | 10 | ||||
4(5) | td(SPCH-SOMI)S | 延迟时间,SPICLK 高电平之后 SPISOMI 有效的时间(时钟极性 = 0) | 10 | ns | ||
td(SPCL-SOMI)S | 延迟时间,SPICLK 低电平之后 SPISOMI 有效的时间(时钟极性 = 1) | 10 | ||||
5(5) | th(SPCH-SOMI)S | 在 SPICLK 高电平之后 SPISOMI 数据有效的保持时间(时钟极性 = 0) | 2 | ns | ||
th(SPCL-SOMI)S | 在 SPICLK 低电平之后 SPISOMI 数据有效的保持时间(时钟极性 = 1) | 2 | ||||
4(5) | td(SPCH-SOMI)S | 在 SPICLK 高电平之后 SPISOMI 有效的延迟时间(时钟极性 = 0;时钟相位 = 0)或(时钟极性 = 1;时钟相位 = 1) | 10 | ns | ||
td(SPCL-SOMI)S | 在 SPICLK 低电平之后 SPISOMI 有效的延迟时间(时钟极性 = 1;时钟相位 = 0)或(时钟极性 = 0;时钟相位 = 1) | 10 | ||||
5(5) | th(SPCH-SOMI)S | 在 SPICLK 高电平之后 SPISOMI 数据有效的保持时间(时钟极性 = 0;时钟相位 = 0)或(时钟极性 = 1;时钟相位 = 1) | 2 | ns | ||
th(SPCL-SOMI)S | 在 SPICLK 低电平之后 SPISOMI 数据有效的保持时间(时钟极性 = 1;时钟相位 = 0)或(时钟极性 = 0;时钟相位 = 1) | 2 | ||||
6(5) | tsu(SIMO-SPCL)S | 在 SPICLK 低电平之前 SPISIMO 的建立时间(时钟极性 = 0;时钟相位 = 0)或(时钟极性 = 1;时钟相位 = 1) | 3 | ns | ||
tsu(SIMO-SPCH)S | 在 SPICLK 高电平之前的 SPISIMO 建立时间(时钟极性 = 1;时钟相位 = 0)或(时钟极性 = 0;时钟相位 = 1) | 3 | ||||
7(5) | th(SPCL-SIMO)S | 在 SPICLK 低电平之后 SPISIMO 数据有效的保持时间(时钟极性 = 0;时钟相位 = 0)或(时钟极性 = 1;时钟相位 = 1) | 1 | ns | ||
th(SPCL-SIMO)S | 在 SPICLK 高电平之后 SPISIMO 数据有效的保持时间(时钟极性 = 1;时钟相位 = 0)或(时钟极性 = 0;时钟相位 = 1) | 1 |