ZHCSCX5B October   2014  – April 2024 DRV8848

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
    2.     外部组件
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级 - 通信
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 PWM 电机驱动器
      2. 6.3.2 电桥控制
      3. 6.3.3 并行运行
      4. 6.3.4 电流调节
      5. 6.3.5 电流再循环和衰减模式
      6. 6.3.6 保护电路
        1. 6.3.6.1 OCP
        2. 6.3.6.2 TSD
        3. 6.3.6.3 UVLO
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 电流调节
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
      1. 7.3.1 确定大容量电容器的大小
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 第三方产品免责声明
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 静电放电警告
    5. 8.5 术语表
    6. 8.6 社区资源
    7. 8.7 商标
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

6.4 器件功能模式

DRV8848 处于活动状态，除非 nSLEEP 引脚被置为逻辑低电平。在睡眠模式下，VINT 稳压器被禁用，而 H 桥 FET 被禁用并处于高阻态。请注意，在 nSLEEP 引脚出现下降沿之后，器件必须经过 tSLEEP 才能进入睡眠模式。如果 nSLEEP 被置为逻辑高电平，DRV8848 会自动退出睡眠模式。请注意，唤醒后必须经过 tWAKE，输出状态更改才会改变。

当 VVM 降至 VM UVLO 阈值 (VUVLO) 以下时，输出驱动器、内部逻辑和 VINT 稳压器将复位。

表 6-3 功能模式
模式条件H 桥VINT
工作4V < VVM < 18V
nSLEEP 引脚 = 1		工作工作
睡眠4V < VVM < 18V
nSLEEP 引脚 = 0		禁用禁用
故障满足任何故障条件禁用取决于故障