4 PSFB 的钳位选项

PSFB 可以在其初级侧开关上实现软开关，并产生干净的 FET 漏源电压 (V_DS) 波形，而不出现太多的电压振铃。但是，PSFB 输出整流器寄生电容将会与变压器绕组的串联电感产生谐振，进而产生高整流器电压应力。

以图 18 中带全桥同步整流器的 PSFB 为例。同步整流器 V_DS 电压将具有较大的振铃，FET 输出电容的建模如图 19 所示。振铃峰值可高达 2V_IN × N_S/N_P。为了降低整流器电压应力，从而使用较低的漏源导通电阻 (R_DS(on)) FET 以获得更高的效率，您可能需要对整流器电压应力进行钳位。一种选择是应用无源钳位电路，以便吸收电压振铃中的部分能量。图 20 显示了应用于 PSFB 的无源钳位选项。图 21 显示了在输出级增加一个电阻器-电容器二极管如何可以大幅降低整流器电压应力。钳位电容器 (C_cl) 的电容需要足够大，才能被视为理想的电压源，以便对整流器电压应力进行有效钳位。C_cl 由钳位二极管充电，并在 R_cl 上耗散其能量。方程式 4 计算将整流器电压钳位在目标钳位电压电平 (V_CP) 所需的钳位电阻器 (R‌_cl‌) 电阻：

其中 V_d = V_IN × N_S/N_P，f_SW 是 PSFB 开关频率。

方程式 5 计算钳位电阻器的功耗：

如方程式 4 和方程式 5 所示，V_CP 越低，需要的 R_cl 越低，R_cl 功耗越高。

PSFB 依靠与变压器绕组串联的电感器中存储的能量来实现软开关。但是，电感器将会与整流器寄生电容器产生谐振，从而产生高整流器电压应力。如果可以减小变压器串联电感器的电感，就可以降低整流器电压应力。初级钳位（如图 22 所示）可以通过添加两个二极管来使用更小的串联电感器，变压器串联电感器放置在半桥 FET 桥臂和钳位二极管之间。这样一来，唯一的变压器串联电感器将是变压器漏电感器。

图 23 展示了有无初级钳位两种情况下的 PSFB 波形。L_S 设置为 3.5µH，漏电感 (L_lk) 设置为 0.5µH。在初级侧具有二极管钳位的情况下，可以回收 L_S 中的能量，并使之留在初级侧。输出整流器寄生电容器将只与 L_lk 产生谐振，从而显著降低输出整流器电压应力。在具有初级钳位的 PSFB 中，‌由于需要分立式电感器 L_S 来保持小 L_lk 软开关，因此功率密度可能比采用另一种钳位方法的 PSFB 低。

使用图 24 中所示的有源钳位，而不在钳位电阻器（如无源钳位）上消耗功率或添加分立式电感器（如初级钳位），有助于同时优化尺寸和效率。由电容器 (C_CL) 和 MOSFET (Q_CL) 形成的有源钳位桥臂 (ACL) 会被插入到输出电感器之前。当输出绕组电压变为非零时，能量将从初级绕组转移到次级绕组，以便将输出电感器通电，还会通过 Q_CL 体二极管传导电流以对 C‌_CL 充电，即使 Q_CL 未导通也是如此。在 Q_CL 体已传导电流后将其导通，将在 Q_CL 上确保零电压开关 (ZVS)。重要的是，必须在电流极性变化之前导通 Q_CL，以便在 D_effT_S 开始时，在 C_CL 上完成电流秒平衡（或电荷平衡）。

图 25 显示，同步整流器电流以及变压器绕组电流上存在非单调电流，这可能会给峰值电流模式控制带来挑战，因为在有效占空比期间，峰值电流模式控制通常需要变压器电流上出现单调电流上升。Q_CL 只需导通足够长时间，使有源钳位电流秒平衡按照预期发挥作用，即可将输出整流器电压钳位到 C_CL 电压 (V_CL)。Q_CL 不需要在整个 D_effT_S 期间内导通，只需在相对较短的时间段内导通。

因此，我们建议将 Q_CL 设置为具有固定导通时间（D_ACLT_S = 常量），同时确保 D_effT_S 始终大于特定的持续时间，即在整个工作电压和负载范围条件下完成电流秒平衡所持续的时间 (D_CSBT_S)。由于 D_effT_S 大于 D_CSBT_S，因此当变压器电流单调上升时，将一直进行峰值电流检测。通常，‌PSFB 设计为在中高负载下具有较大的 D_eff，在这种情况下，D_eff >> D_CSB 符合预期。在轻负载下，转换器通常在不连续导通模式下运行，此时 D_eff 将小于连续导通模式下的 D_eff（在相同的输入/输出电压条件下）。

为了使 D_effT_S 即使在轻负载下也大于 D_CSBT_S，可以实现降频控制或突发运行。重要的是，必须仅在占空比损耗周期结束后导通 Q_CL；否则，存储在 C_CL 中的能量会转储回初级侧，对同步整流器造成过应力，并可能损坏元件。C_CL 需要足够大，才能被视为理想的电压源，以便有效地降低同步整流器电压应力。因此，必须确保 C_CL 的选择满足方程式 6 中表示的不等式：

假设 C_CL 上的电压纹波为零，可以将整流器电压钳位到 V_INN_S/N_P，即没有任何钳位电路情况下电压应力的一半。有源钳位不会耗散功率电阻器上的振铃能量，而是作为无损缓冲器在 LC 谐振回路中循环能量。因此，在相同规格下，与带无源钳位的 PSFB 相比，带有源钳位的 PSFB 上预计转换器效率更高。

同步整流器 C_OSS 将控制 ACL 上的峰值电流。选择低 C_OSS 同步整流器 FET 意味着，ACL 均方根 (RMS) 电流较低，因此有助于提高转换器效率。

以下是设计带有源钳位的 PSFB 时的一些设计指南：

• 为避免 C_CL 能量回流到初级侧，Q_CL 只能在占空比损耗持续时间之后导通。
• Q_CL 必须在体二极管仍传导电流时导通，以实现 ZVS。
• 较长的 Q_CL 导通时间会降低 V_CL 以及同步整流器电压应力，但 Q_CL RMS 电流将会增加。
• 较低的同步整流器 C_OSS 不仅有助于降低 ACL RMS 电流，还有助于降低同步整流器电压应力。