3 Test mode解决办法及实测波形

从上文对 test mode 的分析中，如果是进入了第一种 test mode，可以通过修改控制逻辑来规避，即在 IN1 和 IN2 插入 6ms 的 0:0 来实现退出 test mode 从而避免重启；如果是进入了第二种 test mode，则只能通过掉电重启来退出，这是在很多实际应用场景中无法接受的。最终 TI 决定在 DRV8231 以及衍生产品如 DRV8251/DRV8870 的路线图规划上，针对 test mode 进行了如下优化。

1. 在进入方式上，由于之前 ns 级别的大于 7.5V 的干扰就会让 DRV8231 进入 test mode，为了提高抗干扰能力，TI 在 IN1 和 IN2 内部增加了deglitch 电路，当干扰时间<1.9us 时，DRV8231 不会进入 test mode。对比测试如下，如 图 3-1所示，在内部增加了deglitch 电路以后，持续 1.8us在 IN2 上施加 10V，没有让芯片进入 test mode；如 图 3-2 所示，持续2us 在 IN2 上施加 10V，DRV8231 进入了第二种 test mode，OUT1 以及 OUT2 同时输出高电平。
   图 3-1 1.8us 10V IN2 未进入test mode
   图 3-2 2us 10V IN2 进入test mode
2. 在退出方式上，即使 DRV8231 受到>1.9us 的干扰，进入第二种 test mode，只要把 IN1 与 IN2 恢复至正常 5V 电平，DRV8231 就可以从 test mode 退出。如 图 3-3，IN2 从 5V 增加到 10V，DRV8231 成功进入第二种 test mode，OUT1 与 OUT2 同时输出高电平；如 图 3-4，当 IN2 从 10V 恢复到 5V，DRV8231 成功退出 test mode，OUT1 输出高，OUT2 输出低，BDC 电机正常工作。

图 3-3 10V IN2使DRV8231进入test mode

图 3-4 IN2从10V恢复到5V使DRV8231退出test mode