ZHCAFM7 July   2025 TMS320F28388D , TMS320F28388S

 

  1.   1
  2.   摘要
  3. 1TMS320F2838xD的介绍和功能框图
  4. 2过IPC模块实现CPU2和CPU1.CLA1间的数据传输的局限性
  5. 3利用"IO触发+DMA搬运"实现CPU2和CPU1.CLA1数据传输的原理
  6. 4"IO触发+DMA搬运"方法的验验证
    1. 4.1 时序说明及代码实现
    2. 4.2 实验环境搭建
    3. 4.3 时序波形验证
  7. 5总结
  8. 6参考文献

TMS320F2838xD的介绍和功能框图

TMS320F2838xD是多核架构的C2000高性能系列的产品,集成两个200MHz的C28核,两个200MHz的CLA核,以及一个ARM核,可以实现多轴的带Ethercat的电机控制。

在双轴伺服控制系统中,一个应用场景是用CPU1做Ethercat控制,CPU1.CLA和CPU2分别做不同轴的电机控制,由于编码器解码要用到CLB和SPI模块,因此对于两个轴的编码器信号的接收都由CPU2统一处理, CPU2收到编码器的数据后需要快速的传输给CPU1.CLA,确保电机能够实现精准的实时控制 。

图 1-1 所示为TMS320F28388D的功能框图。CPU2和CPU1之间有共享的Message RAM, 通过IPC模块发送同步触发指令,可以快速的实现数据交互,但CPU1.CLA1和CPU2间不存在共享的RAM空间, CPU1.CLA1和CPU2不能通过各自的数据总线访问相同的存储空间,因此在CPU1.CLA1和CPU2之间难以实现数据的快速交互。

 TMS320F28388D功能框图,CPU1.CLA1和CPU2之间不存在共享的RAM空间 图 1-1 TMS320F28388D功能框图,CPU1.CLA1和CPU2之间不存在共享的RAM空间