ZHCAFM7 July   2025 TMS320F28388D , TMS320F28388S

 

  1.   1
  2.   摘要
  3. 1TMS320F2838xD的介绍和功能框图
  4. 2过IPC模块实现CPU2和CPU1.CLA1间的数据传输的局限性
  5. 3利用"IO触发+DMA搬运"实现CPU2和CPU1.CLA1数据传输的原理
  6. 4"IO触发+DMA搬运"方法的验验证
    1. 4.1 时序说明及代码实现
    2. 4.2 实验环境搭建
    3. 4.3 时序波形验证
  7. 5总结
  8. 6参考文献

4.3 时序波形验证

IO触发 + DMA搬运，实验波形 图 4-3 IO触发 + DMA搬运，实验波形
IO触发 + DMA搬运，实验时序 图 4-4 IO触发 + DMA搬运，实验时序

图 4-4所示为利用"IO触发+DMA搬运"实现CPU2和CPU1.CLA1间的数据传输的时序验证波形。从数据写入结束(t1时刻)到DMA搬运结束(t2时刻)，大约花费600ns。与IPC的方式相比在不增加CPU1开销的条件下，满足系统数据传输的快速性要求。