ZHCAFH6 July   2025 AFE7950-SP

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2AFE 端口的冷备用
    1. 2.1 RF Rx 输入端口
    2. 2.2 Dev/RefClock 和 SYSREF 端口
    3. 2.3 GPIO 输入端口
    4. 2.4 GPIO 输出端口
    5. 2.5 SerDes Rx 端口
  6. 3总结
  7. 4参考资料

2.3 GPIO 输入端口

所有 GPIO 输入端口都具有连接到 VDDGPIO1p8V 的 ESD 二极管。TI 建议将 100Ω 与外部 FPGA 驱动器串联，以限制电流驱动。

另一种方法是在 AFE 断电时，将 FPGA 输出配置为 输入。在正常使用情况下，SPI 端口由 FPGA 驱动至 AFE。在冷备用期间，这些端口可以在上电时配置为 FPGA 的输入（因此没有 AFE 驱动程序），在 AFE 上电后，再将其重新配置为输出，以启动对 AFE 的编程操作。

同样，AFE LVDS SYNC 输入引脚也可采用这种方法。