ZHCAF31B March   2025  – October 2025 AM62L , TPS65214

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2电源管理 IC (PMIC) 概述
  6. 3低功耗模式和电源优化
    1. 3.1 PDN#1：针对 BOM 尺寸和成本优化电源设计
    2. 3.2 PDN#2：针对最低挂起功耗优化的电源设计
    3. 3.3 PDN#3：完全灵活的电源设计
    4. 3.4 PDN#4：DDR4 的电源实现方案
  7. 4上电序列
  8. 5下电序列
  9. 6总结
  10. 7参考资料
  11.   A 附录 A：PDN#1 的分立式电源实现方案
  12.   B 修订历史记录

3.4 PDN#4：DDR4 的电源实现方案

本节中介绍的供电网络 (PDN) 支持 AM62L + DDR4。如果不需要 仅 RTC 模式或 RTC+IO+DDR 低功耗模式，VDD_RTC 可以连接到 VDD_CORE (Buck1)，而 VDDS_RTC 可以连接到 1.8V IO (Buck2)。图 3-8 显示了使用 TPS6521402 配置的 PMIC 实现方案。

亮点：

  • 使用 TPS6521402 PMIC。
  • 只有在应用启用 仅 RTC 模式或 RTC+IO+DDR 低功耗模式时，才需要两个外部的 1.8V/0.75V 分立式 LDO。
  • BOM 尺寸极其依赖于针对 RTC 电源轨和 3.3 IO 所选择的分立器件。
  • 使用 3.3V 输入电源（更低功耗）时，会使用外部 3.3V 电源开关。示例 IC：TPS22954。
  • 当使用 4V–5V 输入电源时，需要使用外部 3.3V DCDC。示例 IC：TPS62A01。
  • 外部 3.3V 离散电流额定值可根据 3.3V IO 所需的总电流来扩展。

DDR4 的电源实现方案图 3-8 DDR4 的电源实现方案
注： 连接到 VDDA_3P3_SDIO 的电源开关是可选的，仅在应用中使用 SD 卡时才需要。VPP 1.8V LDO 是可选的，仅在需要板载 eFuse 编程时才需要。如果应用程序启用了需要关闭外部电源的低功耗模式（即仅 RTC 模式或 RTC+DDR 低功耗模式），则 VDDS_RTC 和 VDD_RTC 必须由分立式的常开稳压器供电。这是 AM62L + DDR4 PDN 的设计要求。

图 3-9 显示了 SoC 与 PMIC 之间的数字连接及所需的上拉电阻器。当系统进入 仅 RTC 低功耗模式时，SoC PMIC_LPM_EN0 会驱动 PMIC 的使能引脚 (EN/PB/VSENSE)。否则，该信号会驱动 PMIC MODE/STBY 引脚。

DDR4 数字连接用例图 3-9 DDR4 数字连接用例
表 3-3 TPS6521402 数字配置
OTP Config 极性
EN/PB/VSENSE 配置为使能
  • 高电平：PMIC 执行上电序列。
  • 低电平：PMIC 执行断电序列。
MODE/STBY 模式和待机
  • 高电平：PMIC 处于工作状态。启用所有电源轨。降压稳压器在强制 PWM 模式下运行。
  • 低电平：处于待机状态的 PMIC。Buck1 和 LDO1 关闭。降压稳压器在自动 PFM 模式下运行。
GPIO/nWAKEUP 漏极开路 GPO
  • 配置为启用/禁用外部 3.3V 分立式器件。
GPIO/VSEL 漏极开路 GPO
  • 该引脚配置为设置 BUCK3 上的电压，并需要上拉以输出 DDR4 的 1.2V。
注： 请参阅 TPS6521402 技术参考手册，获取默认 PMIC OTP 寄存器设置的完整列表。