ZHCAF31B March   2025  – October 2025 AM62L , TPS65214

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2电源管理 IC (PMIC) 概述
  6. 3低功耗模式和电源优化
    1. 3.1 PDN#1：针对 BOM 尺寸和成本优化电源设计
    2. 3.2 PDN#2：针对最低挂起功耗优化的电源设计
    3. 3.3 PDN#3：完全灵活的电源设计
    4. 3.4 PDN#4：DDR4 的电源实现方案
  7. 4上电序列
  8. 5下电序列
  9. 6总结
  10. 7参考资料
  11.   A 附录 A：PDN#1 的分立式电源实现方案
  12.   B 修订历史记录

A 附录 A：PDN#1 的分立式电源实现方案

本节介绍 PDN#1 的分立式电源实现方案。对于针对 BOM 尺寸和成本的优化电源解决方案，也可以使用具有与下列器件等效的属性的分立式组件来实现。图 8-1 显示了 5V 输入电源和 LPDDR4 用例的示例电源图。

  • VDD_CORE (0.75V)：TPS62A02
  • VDDS_DDR (1.1V)：TPS62A01
  • VDDSHV (3.3V IO / 1.8V IO)
    • 如果总电流 > 500mA：TPS62A01 (DCDC)
    • 如果总电流 < 500mA：TPS74501 (LDO)
  • VDDA（1.8V 模拟）：LP5912 （低噪声 LDO）
注： 该分立式 PDN 是一个电源实现方案的示例，未经 TI 测试或验证。
针对 BOM 尺寸和成本优化的 PDN - 分立式实现方案图 A-1 针对 BOM 尺寸和成本优化的 PDN - 分立式实现方案
注： 连接到 VDDA_3P3_SDIO 的电源开关是可选的，仅在应用中使用 SD 卡时才需要。VPP 1.8V LDO 是可选的，仅在需要板载 eFuse 编程时才需要。
分立式 BOM 示例图 A-2 分立式 BOM 示例

需要采用适当的逻辑实现方案来满足 SoC 时序要求和复位架构。图 8-3 展示了使用 LM3380 序列发生器和 6 通道开漏缓冲器的示例。以橙色突出显示的连接表示为 SoC 电源轨和系统电源供电的器件的电源正常信号。

逻辑实现方案 - 示例图 A-3 逻辑实现方案 - 示例