由于日益追求更小尺寸和更高效率，过去几年里，人们对 PFC 的要求发生了很大变化。要满足 80 Plus 标准的出色水平，需要在宽工作输入和输出范围内实现极高效率。这种对于高效率的要求已经让人们对 PFC 级（包括图腾柱 PFC）的无桥拓扑产生了浓厚兴趣，该拓扑可将效率提高到 99% 以上。与硬开关控制相比，TCM 图腾柱 PFC 由于具有零电压开关 (ZVS) 的优点而越来越受欢迎。通过添加氮化镓 (GaN) 高电子迁移率晶体管 (HEMT)，TCM 图腾柱 PFC 的开关频率可提高至 MHz 级别。为了优化系统性能，TI 还发布了具有集成过零检测 (ZCD) 功能的智能 GaN，以帮助降低 BOM 成本并简化软件控制。

本文讨论了如何利用 C2000 微控制器 (MCU) 的高级功能和 TI GaN 的 ZCD 功能来实现稳健而又简便的软件控制和系统设计，包括有关如何实现交错控制的技术。

图 2-1 展示了基本的图腾柱 PFC 结构。在带数字控制器的图腾柱 PFC 优化控制方案 中，我们讨论了具有固定开关频率的连续导通模式 (CCM) 控制的控制配置。对于可变开关频率，TCM 控制需要更复杂的逻辑设计。

为了实现 ZVS 以提高电源效率，TCM 图腾柱 PFC 依靠电感器电流过零事件来实现逐周期控制。通常，电感器电流需要外部 ZCD 电路。对于图 2-1 所示的单相图腾柱 PFC，高频 FET（Q1 和 Q2）交替用作 PFC 有源 FET 或同步 FET，而低频 FET（Q3 和 Q3）在电网频率下开关。

图 2-1 图腾柱 PFC 结构

图 2-2 展示了采用 C2000 的常见 PWM 配置逻辑，作为正周期运行示例。当交流输入电压很高时（特别是如果输入电压大于 PFC 输出电压的一半），会产生额外的负电感器电流，因此需要开关节点电压放电至 0V 才能实现 ZVS。根据图 2-2，以下步骤总结了几个关键配置。

1. ZCD 信号（上升沿）用于生成同步事件以复位 PWM 计数器。
2. 动作限定器 (AQ) 子模块设置：
   1. 有源 FET 的 PWM：在 CTR 时设置高电平会导致归零事件。在 CTR 时清除低电平会导致 CMPA 事件。
   2. 同步 FET 的 PWM：在 CTR 时设置高电平会导致 CMPB 事件。在 CTR 时清除低电平会导致归零事件
3. 死区 (DB) 子模块设置：
   1. 为有源 FET PWM 启用上升沿延迟，为同步 FET PWM 启用下降沿延迟。

对于所示的配置，必须仔细定义有源 FET 与同步 FET 之间的两个死区时间，这意味着上升沿延迟值必须始终大于下降沿延迟值，并且 CMPB 值必须始终大于 CMPA 值。在正常运行期间，负电流的持续时间由上升沿延迟值控制，而占空比根据 CMPA 值计算。在每个控制环路处理周期中进行计算和更改时需要这四个寄存器。务必同时更新所有寄存器，这至关重要。否则，功率级期间会出现灾难性的短路问题。

理论上，4 类 ePWM 中的全局加载和一次性加载方案旨在确保多个 PWM 寄存器在同一全局事件中更新。但是，当寄存器更新频率（通常与控制环路 ISR 频率相同）高于开关频率时，可能会出现多个 PWM 寄存器异步更新的风险。详细的根本原因和权变措施请参阅处理谐振转换器中的 PWM 挑战。然而，电流权变措施不适用于 TCM 图腾柱 PFC 控制，因为需要根据当前开关周期确定何时更新寄存器。由于开关周期由 TCM 控制的硬件事件决定，因此无法提前预测开关周期。

图 2-2 常见 PWM 配置逻辑

图 3-1 中所示的 PWM 配置逻辑能够解决传统配置面临的风险。以下步骤重点介绍了几个关键配置：

1. 具有额外延迟的同步 FET 的下降沿（以绿色突出显示）用于复位 PWM 计数器。该延迟表示两个 FET 的死区时间。
2. AQ 子模块设置：
   1. ZCD 信号（上升沿）配置为 T1 事件
   2. 有源 FET 的 PWM：在 CTR 时设置高电平会导致归零事件；在 CTR 时清除低电平会导致 CMPA 事件
   3. 同步 FET 的 PWM：在 CTR 时设置高电平会导致 CMPA 事件；在 CTR 时清除低电平会导致 T1 事件
3. DB 子模块设置：
   1. 为同步 FET PWM 启用上升沿延迟和下降沿延迟。上升沿延迟表示两个 FET 的死区时间，而下降沿延迟定义负电感电流的持续时间。

这样一来，有源 FET 与同步 FET 之间的两个死区时间分别由单个寄存器决定，从而完全避免了因寄存器重叠而导致的击穿问题。在正常运行期间，只需更新下降沿延迟和 CMPA 寄存器。

图 3-1 PWM 配置逻辑

以下各节详细介绍了如何配置 PWM 逻辑。

由于 DCxEVT1 事件可用于为 PWM 计数器生成同步事件，因此同步 FET PWM 的下降沿通过输入 XBAR、EPWM XBAR 和数字比较 (DC) 子模块定义为 DCxEVT1 事件（低电平有效）。图 3-2 展示了如何利用直流子模块内部的边沿滤波器功能为 DCxEVT1 事件创建额外延迟，如以下步骤所示。

1. 选择 DCxEVT1 事件作为边沿滤波器块的输入。
2. 启用谷底捕获模式 (VCAPCTL[VCAPE])
3. 选择 CTR = 0 以重新启动边沿滤波器 (VCAPCTL[TRIGSEL])
4. 配置边沿滤波器以捕获一个边沿 (DCFCTL[EDGECOUNT])
5. 为 DCxEVT1 信号 (SWVDELVAL) 所需的延迟启用该配置，这表示 PWM 计数器同步事件的额外延迟。

EPWM_setDigitalCompareFilterInput (base, EPWM_DC_WINDOW_SOURCE_DCAEVT1);
EPWM_enableDigitalCompareEdgeFilter(base);
EPWM_enableValleyCapture(base);
EPWM_setValleyTriggerSource(base, EPWM_VALLEY_TRIGGER_EVENT_CNTR_ZERO);
EPWM_setDigitalCompareEdgeFilterEdgeCount(base, EPWM_DC_EDGEFILT_EDGECNT_1);
   EPWM_enableValleyHWDelay(base);
EPWM_setValleySWDelayValue(base, 30);

考虑到死区时间在各种运行条件下都相对稳定，因此即使 SWVDELVAL 寄存器未在影子模式下运行，也是安全的。由于有源 FET 和同步 FET 角色在正周期和负周期下交换，因此需要同时更改 DCxEVT1 事件的源（同步 FET PWM）。这通过选择不同的 GPIO 作为输入 XBAR 的源来实现。

图 3-2 直流模块的边沿滤波器功能

图 3-1 展示了在最新 4 类 ePWM 模块中为生成 AQ 操作而额外添加的 T1 和 T2 事件（源自比较器、外部跳闸或同步事件）。有关新 T1 和 T2 功能的更多详细信息，请参阅相应的技术参考手册。在本例中，ZCD 信号的上升沿通过输入 XBAR、ePWM XBAR 和数字比较 (DC) 子模块定义为 DCxEVTy 事件（高电平有效）。接下来，选择 DCxEVTy 事件作为 T1 事件的源。

图 3-3 针对 ePWMxA 和 ePWMxB 输出的动作限定器动作

由于 TCM 控制模式下的电流纹波较大，因此大功率应用需要多相 TCM 图腾柱 PFC。交错控制通常有两种设计：开环控制和闭环控制 [1]。开环控制实现了主相与从相开关周期的特定比率，由于不同相位之间的参数变化，该控制无法验证从相是否一直在 ZVS 条件下运行。对于闭环控制，不同相位的导通实例由 ZCD 信号分别决定，以确保 ZVS 更高效、更稳定地运行。

为了实现预期的相移关系，需要额外的逻辑来捕获不同相位之间的相位差和主相的周期，以便按顺序更改从相的导通时间，从而进一步将相位差调整到预期相位。

通常可以使用 ECAP 模块，但两相需要两个模块，三相至少需要三个模块。这种方法并不高效，并且对于某些 C2000 器件，ECAP 模块的数量有限。

图 4-1 展示了一种简化设计，用于同时捕获多相 PWM 输出的相位差和周期。辅助 PWM 输出旨在反映不同相位 PWM 输出的两个上升沿。辅助 PWM 输出操作由 T1 和 T2 事件控制，其中 T1 事件是指相位 1 PWM 的上升沿，T2 事件是指相位 2 PWM 的上升沿。如此一来，单个捕获模块就足以获取相位差（辅助 PWM 的占空比）和周期，而无需使用两个模块。这样，即使对于三相交错式图腾柱 PFC，也只需两个捕获模块。

图 4-1 用于捕获相位差和周期的全新设计

图 3-1 展示了 TCM 图腾柱 PFC 的常见外部 ZCD 电路。通常，该电路由一个分流电阻器、一个高带宽运算放大器和一个高速比较器组成。在设计具有高开关频率的大功率系统时，平衡 ZCD 电路的检测速度和抗噪性有一定难度。此外，分流电阻器会导致断电，从而影响效率。

图 5-1 外部 ZCD 电路

TI 发布了一款智能 GaN (LMG3427R030)，该器件集成了 ZCD 信号，从而简化了系统设计，如图 5-2 所示。

图 5-2 适用于图腾柱 PFC 且具有集成 ZCD 的 GaN

该器件集成了一个 ZCD 电路，可在漏极到源极电流方向从负变为正时提供数字反馈信号，这与传统的 ZCD 信号不同。为了更好地说明如何利用来自高侧和低侧 GaN 的 ZCD 信号，图 5-3 展示了正周期和负周期内的 ZCD 信号行为以及相应的 PWM 逻辑。因此，与传统单 ZCD 信号的用法不同，需要在 PWM 配置中切换 ZCD 信号源，因为高侧 GaN 在正周期内提供有效的 ZCD 信号用于控制，而低侧 GaN 在负周期内提供 ZCD 信号。这可通过在输入 XBAR 的设置中更改 GPIO 源来实现。

图 5-3 正周期和负周期内的 GaN ZCD 信号行为

本应用手册为采用 TCM 控制的图腾柱 PFC 提供了新的 PWM 配置，以避免击穿问题。本文档也提出了一种简化方案来捕获多相拓扑的相位差和周期。本应用手册还演示了如何利用具有集成 ZCD 信号的 GaN 以及 TCM 图腾柱 PFC 的相关软件逻辑来简化系统设计。

• Ma、Qingxuan 等Digital Interleaving Control for Two-Phase TCM GaN Totem-Pole PFC to Reduce Current Distortion。2019 年 IEEE 能量转换大会暨展览会 (ECCE)。IEEE, 2019.
• 德州仪器 (TI)，TMS320F28003x 实时微控制器技术参考手册，技术参考手册。
• 德州仪器 (TI)，处理谐振转换器中的 PWM 挑战，应用手册。