OptiFlash 存储器技术
本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。
摘要
什么是 OptiFlash 存储器技术？
OptiFlash 存储器技术是 TI 获得专利的技术，可以实现具有外部闪存的经济高效、可扩展的高性能微控制器 (MCU)。对于传统 MCU，闪存与 SRAM 的比率通常在 8:1 乃至 12:1 之间。但是，借助配备 OptiFlash、大型片上 SRAM (OCSRAM) 和紧密耦合存储器 (TCM) 的 TI AM26x MCU，可以实现低成本系统，其中 OCSRAM 可通过 PCB 外接闪存进行高效扩展。下图显示了与传统 MCU 架构相比，TI Sitara™ AM26x MCU 通过 OptiFlash 连接到外部闪存。
商标
Sitara™is a TM ofTI corporate name.
Other TMs
1 为什么选择 PCB 外接闪存？
MCU 存储器需求和 CPU 性能水平要求在不断提高。具有高达 5K DMIP 和 64MB 片上闪存的 MCU 行业产品路线图很常见，但众所周知，由于对闪存位进行编程和擦除需要基于高压 (HV) 栅极氧化物的晶体管，嵌入式闪存技术预计不会扩展到 22nm 以上。例如，对于 28nm 工艺技术，需要 18 个额外的掩膜或标线（与仅 CMOS 工艺技术相比）。1、2。
相比之下，典型的 8MB 八位串行外设接口 (OSPI) 闪存的成本可能在大约 0.5 美元到大约 0.8 美元之间。图 1-1 展示了 AM263P CPU + TCM 架构，该架构采用包含 OptiFlash 的闪存子系统 (FSS)。
图 1-1 AM263P CPU + TCM 架构嵌入式闪存技术的额外成本会导致高成本 MCU 或架构的出现，从而减少 OCSRAM 的数量以达到特定的成本。
由于高确定性、低延迟应用（例如实时控制）始终需要 OCSRAM 或 TCM，因此 OCSRAM 与闪存比率更大的 MCU 架构的性能更好。例如，AM263P TCM 的访问时间为 2.5ns，最坏情况下的 OCSRAM 访问时间在 60ns 至 90ns 之间。
最后，相变 SRAM (PC-SRAM) 或磁性 RAM (MRAM) 等替代非易失性存储器 (NVM) 技术尚不 可用于汽车和工业等高可靠性、低每百万缺陷器件数 (DPPM) 应用的批量生产。
图 1-2 OptiFlash 架构图2 OptiFlash 详细概述
OptiFlash 包含 TI 获得专利的硬件和软件增强功能，可以加速从 PCB 板载闪存的启动，并实现符合安全 (ISO 21434) 和高完整性（ISO 26262、IEC 61508）标准的数据传输。OptiFlash 使 TI MCU 可以将闪存与 SRAM 的比率提高到介于 8:1 和 4:1 之间的任意值。OptiFlash 还可以对高达 128MB 的 PCB 外接闪存进行灵活寻址。图 1-2 展示了 OptiFlash 中各种加速器的详细概述。
引导/叠加加速器：包括快速本地复制 (FLC) 和一个专用的 DMA 引擎，能够边写边读以下载代码（从外部闪存），同时允许 CPU 并行执行。大约 9ms（毫秒）内可下载高达 2MB 大小的启动映像。系统初始化时间将取决于应用程序。从软件方面来说，基于调用图的存储器中的应用程序布局是为了以适当方式利用预取硬件。
远程 L2 (RL2) 高速缓存：包括用于只读数据/代码的 PCB 板载闪存定制高速缓存，可将闪存读取访问时间缩短多达 90% 左右。
智能布局：提供用于基于性能分析来优化应用的工具，并使用 TI Arm CLANG 编译器增强功能来分析应用软件和确定将关键软件代码置于 TCM 或 OCSRAM 中的最后期限，从而可实现高达 20% 至 40% 左右的性能提升。
上图显示了智能布局对其他变量的影响。所有这一切都得益于编译器增强功能和智能布局中使用的新工具。
OptiShare：此类工具可在内核之间自动识别通用代码，利用区域地址转换器 (RAT) 的硬件功能，通过在存储器中一次性放置共享内核/只读数据来减小代码大小。
XIP（就地执行）安全：实现动态（内联）硬件单错校正双错检测 (SECDED) 纠错码 (ECC)，以提高功能安全合规型应用的数据完整性。包括每 32 字节块四个校验子值、地址和 MAC 中的 ECC 以及符合安全标准的超时垫圈 (TOG)，如果板载 PCB 闪存因某种原因而“挂起”，它会中断 CPU。
XIP 安全：实施动态硬件解密和身份验证以确保网络安全（例如 ISO 21434）合规性。包括（每个客户端）防火墙，可防止从未经授权的主机进行非预期访问。
无线固件 (FOTA) 更新：针对 XIP 的硬件加速 + 同步写入，可在执行 RWW 的同时将 XIP 停机时间缩短 10 到 80 倍。
2.1 OptiFlash 系统 KPI（关键性能指标）
嵌入式闪存 MCU 器件并不能直接与 OptiFlash 器件比较，因为两者的整体架构不同。然而，如前所述，两者都需要应用开发人员从片上存储器中执行时间关键型代码，用于满足必要的处理时限。为了说明如何实现闪存和片上存储器性能的这种平衡，TI 开发了一组用于衡量 OptiFlash 性能及其包含加速器和工具的系统 KPI。以下 KPI 是使用应用程序 1（模拟缓存较差的 AutoSAR 应用程序）和应用程序 2（使用 Lwip 客户端-服务器 + Mbed TLS 用例的真实网络示例）进行测量的结果。
| 测试 | KPI | 不带 OptiFlash | OptiFlash 启用 | 应用用例 |
|---|---|---|---|---|
| XIP | 基本（不带安全机制） | 观察到的 CPU DMIPs 损耗为 2-3 倍 | 使用 128kB RL2 时，DMIPs 降级限制为 1.1 倍。 | APP-1 和 App-2 |
| 带安全机制 | 使用用于内联 ECC 和 OTFA 的硬件加速器时，DMIPs 降级限制为 1.4 倍。 | APP-1 和 App-2 |
表 2-2 展示了可配置 RL2 高速缓存的影响。大于 128KB 的高速缓存未表现出 XIP 性能有进一步提升。理想的 RL2 高速缓存大小还消除了在有和没有安全机制时处理时限的差异。请注意，降级是与内部 RAM 相比较而言。例如，当 L2 高速缓存被禁用时，与内部 RAM 相比，应用程序从外部闪存运行的性能低出 2.4 倍。
| 测试/使用的高速缓存大小 (kB) | 带安全机制时的性能下降 | 不带安全机制时的性能下降 | 应用用例 | |
|---|---|---|---|---|
| RL2 存取大小 | 0 | 2.4x | 2.2x | APP-1 |
| 16 | 2.2x | 1.9x | ||
| 32 | 1.9x | 1.7x | ||
| 128 | 1.1x | 1.1x | ||
智能布局工具用于分析应用并将时间敏感型代码或数据放在 TCM、OCRAM 或闪存中。表 2-3 显示，将智能布局工具用于代码和数据时，该工具可将应用程序执行时间缩短 19%。
| 测试/使用的 TCM 大小 (kB) | 数据与代码 | 执行时间 (μS) | 使用智能布局时的改善百分比 | 应用用例 | |
|---|---|---|---|---|---|
| 使用智能布局缩短执行时间 | 0 | 不适用 | 27,583 | 不适用 | 应用 1 |
| 64 | 代码 | 25,342 | 9% | ||
| 64 | 代码 + 数据 | 22,537 | 19% | ||
在另一项 OptiFlash XIP 测试中，在使用 XIP 模式以及搭配使用智能布局工具和 XIP 的情况下实施了一个 EtherNet/IP 协议应用。可以看出，通过智能布局降低了 CPU 负载，并显著改善了最坏情况下的抖动。
| 测试 | 最大 CPU 负载 (%) | 最坏情况抖动 | 应用用例 |
|---|---|---|---|
| XIP | 98.91 | 115.7 | EtherNet/IP 协议应用 |
| XIP + 智能布局 | 85.97（性能提升 13%） | 68（性能提升 40%） |
OptiShare 技术用于优化 MCU+ SDK 上 IPC 应用的 R5F 内核之间的代码共享。使用 OptiShare 时，代码大小缩减了 10%。
| 测试 | 代码大小 (kB) | 存储器占用空间优化 (%) | 应用用例 |
|---|---|---|---|
| 使用 OptiShare 缩减代码大小 | 73 | 大约 10（代码大小减小） | SDK 开箱即用 IPC 应用 |
3 总结
与外部闪存一起使用时，高性能微控制器具有一些重要优势，例如实现低成本和存储器可扩展性。但是，外部闪存也有其自身的问题，这些问题可通过 OptiFlash 技术解决。OptiFlash 是一个硬件、驱动程序和工具生态系统，旨在优化系统级应用程序性能、引导时间和减少存储器浪费等，其中一些 KPI 已通过模拟和实际芯片验证。OptiFlash 还提供了 FOTA 加速器等更多功能，可以加速和简化 FOTA 的实施。因此，使用 OptiFlash，可以获得外部闪存的所有优势，外部闪存所带来的挑战已经由这项技术化解。
