ZHCAC48 February   2023 TLC6C5748-Q1

 

  1.   摘要
  2.   商标
  3. 1引言
  4. 2低 EMI 的设计注意事项
    1. 2.1 设计注意事项概述
    2. 2.2 详细的注意事项
      1. 2.2.1 顶层架构
      2. 2.2.2 高频信号
        1. 2.2.2.1  原始设置
        2. 2.2.2.2  3.3V I/O 电压，而非 5V
        3. 2.2.2.3  为具有展频的 GSCLK 使用独立 OSC
        4. 2.2.2.4  不在 GSCLK 上使用缓冲器
        5. 2.2.2.5  在 GSCLK 上使用缓冲器
        6. 2.2.2.6  降低信号频率
        7. 2.2.2.7  放置和 PCB 布局
        8. 2.2.2.8  ESD 增强
        9. 2.2.2.9  演示和测试结果
        10. 2.2.2.10 基准测试结果
  5. 3总结
  6. 4参考文献

2.2.2.5 在 GSCLK 上使用缓冲器

在上一节的基础上，图 2-7 展示了在 GSCLK 上添加缓冲器之后的测试结果。

GUID-C57F3ECE-FC35-4F26-AD63-D0C37FBB6850-low.jpg 图 2-7 使用 3.3V IO 电压设置、带 SSC 的 GSCLK 并在 45MHz 至 439MHz 范围内在 GCLK 上添加缓冲器（垂直方向）的测试结果