2 什麼是流程增益？

早期的高速訊號鏈排列形式包含用於每單一通道消耗功率瓦特的 ADC ，以及用於擷取、過濾和處理所有轉換器資料為實用格式的 FPGA (現場可編程邏輯閘陣列)。大多數設計人員會使用一種稱為流程增益的方法。此方法不僅可藉由消除不必要的雜散與雜訊來幫助頻率規劃，更可限制奈奎斯特(Nyquist)區域內處理的頻寬，以提升訊號雜訊比 (SNR) 方面的動態範圍。將流程增益校正系數添加到標準 SNR 方程式中會得到方程式 2：

其中 N 是 ADC 位元數， Fs 是 ADC 取樣頻率， BW 是奈奎斯特(Nyquist)區域內的相關頻寬。

由於 ADC 和數位轉類比轉換器技術中部署了更小的流程節點，因此現在大多數標準 FPGA 數位功能都駐留在 ADC 內。部分範例包括數位降頻轉換器 (DDC)、數控振盪器 (NCO) 和跳頻。這些功能可大幅協助分擔 FPGA 處理負荷，讓內部資源可在其他地方使用。