5 C 값 구하기

협대역 너비 정합을 더 개선하려면(즉, 더 좁게 만들기) 그림 2의 RCL 리액턴스 정합에 마지막 구성 요소를 추가합니다. C 단자를 인덕터와 병렬로 배치하여 LC 탱크를 만듭니다. 18nH의 인덕터를 배치하여 ADC의 내부 커패시턴스를 방지한 후 프론트 엔드 정합에 커패시턴스를 다시 추가하는 것은 직관적이지 않은 것처럼 보이지만 필터 정합을 강화합니다. LC 탱크를 완성하기 위해 병렬 C 값을 구하려면 방정식 7을 사용합니다.

C 값은 1.6pF입니다.

이 값(1.6pF 커패시터 또는 가장 가까운 표준 값)을 프론트 엔드 설계에 적용하고 통과 대역 BW 스윕을 다시 실행하겠습니다. 그림 9를 참조하세요.

보시다시피 18nH 인덕터와 병렬로 추가 1.5pF 커패시터를 추가하여 LC 탱크를 만들어도 정합이 크게 개선되거나 실제로 더 좁아지지는 않습니다(파선 곡선 참조).

LC 탱크 방법은 작동하지만 몇 가지 고려 사항이 있습니다. 외부 L 값(18nH)을 구하여 내부 C를 제거하는 것은 도움이 되지만 최종 솔루션이라고 하지는 못할 수 있습니다. 이를 정확하게 구현하려면 훨씬 더 큰 C 값을 사용하여 내부 및 외부 C 기생을 충분히 상쇄할 수 있도록 더 큰 C 값이 필요합니다. 발룬과 트레이스 기생 그리고 샘플 스위치가 빠르게 열리고 닫힐 때 본질적으로 동적인 ADC 내부 샘플링 커패시터의 영향을 상쇄해야 합니다.

9.1pF과 같은 더 큰 C 값을 선택하고 방정식 7을 다시 사용하여 L 값을 다시 구하겠습니다.

L 값은 3nH입니다.

프론트 엔드 설계에 이 값을 적용할 경우, 통과 대역 BW 스윕을 다시 실행한 결과를 그림 10에서 볼 수 있습니다.

보시다시피 NB 정합 응답을 더욱 개선하기 위해 외부 C 값을 증가시켜 대역폭 정합을 350MHz 폭(두꺼운 점선 곡선)으로 좁혔을 때 상당한 개선이 나타납니다. 일반적으로 전체 ADC 내부 샘플링 네트워크를 기준으로 C 값의 두 배 이상을 사용하는 것이 좋은 출발점이 됩니다. 이 값을 외부에 추가하면 선택한 대역에서 RL이 더욱 개선됩니다.

그런 다음 L 값, C 값 또는 두 값을 모두 조정하여 애플리케이션 요구에 맞게 정합에 필요한 BW를 넓히거나 좁히거나 이동할 수 있습니다. 레이아웃, 발룬 및 ADC 입력 모델에 대해 이러한 값을 반드시 고려해야 합니다. 모든 기생 요소의 미세한 차이를 시뮬레이션으로 완전히 반영할 수 없기 때문에, 정합을 정확하게 판단하려면 일부 실증적 경험이 필요할 수 있습니다.

그림 11에서는 940MHz 대역에서 ADC 성능을 추가로 확인하기 위해 NB 애플리케이션 예제에서 수집된 SNR(신호 대 잡음 비율)과 2차 및 3차 고조파(HD2, HD3)를 보여줍니다.

940MHz의 아날로그 입력 중심 주파수는 ADC 데이터시트 측정 사양을 약간 벗어납니다. 수집된 값들은 SNR, HD2, HD3 등 모든 측정에서 올바른 추세를 따르지만, 이 ADC의 경우 입력 RL이 940MHz 이상에서 더 악화될수록 성능 저하가 계속 발생합니다.