ZHCSUV2A April   2024  – October 2024 UCC27614-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 VDD 欠压锁定
      2. 6.3.2 输入级
      3. 6.3.3 使能功能
      4. 6.3.4 输出级
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 驱动 MOSFET/IGBT/SiC MOSFET
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 输入到输出配置
          2. 7.2.1.2.2 输入阈值类型
          3. 7.2.1.2.3 VDD 偏置电源电压
          4. 7.2.1.2.4 峰值拉电流和灌电流
          5. 7.2.1.2.5 启用和禁用功能
          6. 7.2.1.2.6 传播延迟和最小输入脉宽
          7. 7.2.1.2.7 功率耗散
        3. 7.2.1.3 应用曲线
  9. 8 电源相关建议
  10. 9 布局
    1. 9.1 布局指南
    2. 9.2 布局示例
    3. 9.3 散热注意事项
  11. 10器件和文档支持
    1. 10.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • D|8
  • DGN|8
  • DSG|8
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.5 电气特性

除非另有说明，否则 VDD = 12V，TA = TJ =–40°C 至 150°C，VDD 和 GND 之间连接 1µF 电容器，并且输出上没有负载。典型条件规格均在 25°C 下测得。
参数 测试条件 最小值 典型值 最大值 单位
偏置电流
IVDDq VDD 静态电源电流 VIN+/VIN = 3.3V，VIN- = 0V，EN=VDD，VDD = 3.4V 305 500 μA
IVDD VDD 静态电源电流 VIN+/VIN = 3.3V，VIN- = 0V，EN = VDD 0.64 0.92 mA
IVDD VDD 静态电源电流 VIN+/VIN = 0V，VIN- = 0V，EN = VDD 0.71 1.0 mA
IVDDO VDD 动态工作电流 fSW = 1000kHz，EN = VDD，VIN+/VIN = 0V 至 3.3V PWM，VIN- = 0V 4.0 mA
IDIS VDD 禁用电流 VIN+/VIN = 0V，VIN- = 3.3V，EN = 0V 0.75 1.0 mA
欠压锁定 (UVLO)
VVDD_ON VDD UVLO 上升阈值 3.8 4.1 4.4 V
VVDD_OFF VDD UVLO 下降阈值 3.5 3.8 4.1 V
VVDD_HYS VDD UVLO 迟滞 0.3 V
输入（IN、IN+）
VIN_H 输入信号高电平阈值，输出高电平 输出高电平，IN- = 低电平，EN = 高电平 1.8 2 2.3 V
VIN_L 输入信号低电平阈值，输出低电平 输出低电平，IN- = 低电平，EN = 高电平 0.8 1 1.2 V
VIN_HYS 输入信号迟滞 1 V
RIN INx 引脚下拉电阻 IN+/IN = 3.3V 120 kΩ
输入 (IN-)
VIN-_H 输入信号高电平阈值，输出低电平 输出低电平，IN+ = 高电平，EN = 高电平 1.8 2 2.3 V
VIN-_L 输入信号低电平阈值，输出高电平 输出高电平，IN+ = 高电平，EN = 高电平 0.8 1 1.2 V
VIN-_HYS 输入信号迟滞 1 V
RIN- IN- 引脚上拉电阻 IN- = 0V 200 kΩ
使能 (EN)
VEN_H 使能信号高电平阈值 输出高电平，IN+/IN = 高电平，IN- = 0V 1.8 2 2.3 V
VEN_L 使能信号低电平阈值 输出低电平，IN+/IN = 高电平，IN- = 0V 0.8 1 1.2 V
VEN_HYS 使能信号迟滞 1 V
REN EN 引脚上拉电阻 EN = 0V 200 kΩ
输出 (OUT)
ISRC(1) 峰值输出拉电流 VDD = 12V，CVDD = 10µF，CL = 0.1µF，f = 1kHz 10 A
ISNK(1) 峰值输出灌电流 VDD = 12V，CVDD = 10µF，CL = 0.1µF，f = 1kHz –10 A
ROH(2) OUTH，上拉电阻 IOUT = -50mA

请参阅：节 6.3.4

 2.5 4.5 Ω
ROL OUTL，下拉电阻 IOUT = 50mA 0.34 0.55 Ω
(1) 未经量产测试的参数。
(2) 此处的输出上拉电阻是一个直流测量值，它仅测量 PMOS 结构的电阻，而不是 N 沟道结构的电阻。