ZHCS502H November 2011 – June 2024 UCC27523 , UCC27525 , UCC27526
PRODUCTION DATA
UCC2752x 驱动器器件在输入和输出之间具有极低的 13ns(典型值)传播延迟,为高频开关应用提供超低水平的脉冲传输失真。例如,在同步整流器应用中,当使用单个驱动器器件来驱动 SR MOSFET 时,SR MOSFET 的失真非常低。此外,驱动器器件在两个通道之间还具有非常精确的 1ns(典型值)内部传播延迟匹配,这对于需要双栅极驱动的关键时序应用非常有利。例如,在 PFC 应用中,可以使用每个输出通道独立驱动一对并联 MOSFET,两个通道的输入均由 PFC 控制器器件的通用控制信号驱动。在这种情况下,1ns 延迟匹配可确保同时驱动并联 MOSFET,从而更大限度地减小导通延迟差异。两个通道之间紧密匹配的另一个好处是,两个通道连接在一起以有效地提高电流驱动能力,例如可以通过将 INA 和 INB 输入连接在一起以及将 OUTA 和 OUTB 输出连接在一起,将 A 和 B 通道组合成一个驱动器。然后,一个信号控制并联组合。
直接将 OUTA 和 OUTB 引脚连接在一起时务必要小心,因为在导通或关断期间,两个通道之间的任何延迟均可能会导致击穿电流传导,如图 7-7 所示。虽然这两个通道本身就非常匹配(4ns 最大传播延迟),但请注意,两个通道之间的输入阈值电压电平可能存在差异,这会导致两个输出之间出现延迟,这在采用慢速 dV/dt 输入信号时尤其明显。每当使用 OUTA 和 OUTB 以及 INA 和 INB 之间的直接连接并联两个驱动器通道时,TI 建议遵循以下指导原则:
如有可能,安全做法是在设计中添加一个选项,使栅极电阻与 OUTA 和 OUTB 串联。这样就可以选择使用 0Ω 电阻直接并联输出,或在必要时添加适当的串联电阻来限制击穿电流。
图 7-7 慢速输入信号会在并联期间导致通道间出现击穿(建议 dV/dT 为 20V/Ms 或更高)
图 7-8 导通传播延迟(CL = 1.8nF,VDD = 12V)
图 7-10 关断传播延迟(CL = 1.8nF,VDD = 12V)
图 7-9 导通上升时间(CL = 1.8nF,VDD = 12V)
图 7-11 关断下降时间(CL = 1.8nF,VDD = 12V)