ZHCSIS7E September   2018  – November 2024 UCC21540 , UCC21540A , UCC21541 , UCC21542

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
    1. 5.1 引脚配置和功能
    2. 5.2 UCC21542 引脚功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  功率等级
    6. 6.6  绝缘规格
    7. 6.7  安全限值
    8. 6.8  电气特性
    9. 6.9  开关特性
    10. 6.10 绝缘特性曲线
    11. 6.11 典型特性
  8. 7 参数测量信息
    1. 7.1 最小脉冲
    2. 7.2 传播延迟和脉宽失真度
    3. 7.3 上升和下降时间
    4. 7.4 输入和禁用响应时间
    5. 7.5 可编程死区时间
    6. 7.6 上电 UVLO 到输出延迟
    7. 7.7 CMTI 测试
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 VDD、VCCI 和欠压锁定 (UVLO)
      2. 8.3.2 输入和输出逻辑表
      3. 8.3.3 输入级
      4. 8.3.4 输出级
      5. 8.3.5 UCC2154x 中的二极管结构
    4. 8.4 器件功能模式
      1. 8.4.1 禁用引脚
      2. 8.4.2 可编程死区时间 (DT) 引脚
        1. 8.4.2.1 DT 引脚连接至 VCCI
        2. 8.4.2.2 在 DT 和 GND 引脚之间连接编程电阻器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 设计 INA/INB 输入滤波器
        2. 9.2.2.2 选择死区时间电阻器和电容器
        3. 9.2.2.3 选择外部自举二极管及其串联电阻
        4. 9.2.2.4 栅极驱动器输出电阻器
        5. 9.2.2.5 栅极至源极电阻器选择
        6. 9.2.2.6 估算栅极驱动器功率损耗
        7. 9.2.2.7 估算结温
        8. 9.2.2.8 选择 VCCI、VDDA/B 电容器
          1. 9.2.2.8.1 选择 VCCI 电容器
          2. 9.2.2.8.2 选择 VDDA（自举）电容器
          3. 9.2.2.8.3 选择 VDDB 电容器
        9. 9.2.2.9 具有输出级负偏置的应用电路
      3. 9.2.3 应用曲线
  11. 10电源相关建议
  12. 11布局
    1. 11.1 布局指南
      1. 11.1.1 元件放置注意事项
      2. 11.1.2 接地注意事项
      3. 11.1.3 高电压注意事项
      4. 11.1.4 散热注意事项
    2. 11.2 布局示例
  13. 12器件和文档支持
    1. 12.1 第三方产品免责声明
    2. 12.2 文档支持
      1. 12.2.1 相关文档
    3. 12.3 接收文档更新通知
    4. 12.4 支持资源
    5. 12.5 商标
    6. 12.6 静电放电警告
    7. 12.7 术语表
  14. 13修订历史记录
  15. 14机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • DW|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

11.2 布局示例

图 9-2 展示了一个 2 层 PCB 布局示例，其中标出了 SOIC-14 DW 封装的信号和关键元件，并移除了引脚 12 和引脚 13。更多详细信息，请参阅 UCC21540EVM 设计 -“使用 UCC21540EVM - TI”

UCC21540 UCC21540A UCC21541 UCC21542 布局示例图 11-1 布局示例

图 11-2 和图 11-3 展示了顶层和底层迹线和覆铜。

注：

初级侧和次级侧之间没有 PCB 迹线或覆铜，从而确保了隔离性能。

输出级中高侧和低侧栅极驱动器之间的 PCB 迹线有所增加，有助于最大限度地扩大高压运行的爬电距离，同时还将更大限度地减少开关节点 VSSA (SW)（可能存在高 dv/dt）和低侧栅极驱动器之间由寄生电容耦合导致的串扰。

UCC21540 UCC21540A UCC21541 UCC21542 顶层迹线和覆铜
图 11-2 顶层迹线和覆铜
UCC21540 UCC21540A UCC21541 UCC21542 底层迹线和覆铜（翻转）
图 11-3 底层迹线和覆铜（翻转）

图 11-4 和 图 11-5 分别是 3D 布局的顶视图和底视图。

注：

初级侧和次级侧之间的 PCB 切口位置（确保了隔离性能）。

UCC21540 UCC21540A UCC21541 UCC21542 3D PCB 顶视图
图 11-4 3D PCB 顶视图
UCC21540 UCC21540A UCC21541 UCC21542 3D PCB 底视图
图 11-5 3D PCB 底视图