ZHCSLC1 数据表 | 德州仪器 TI.com.cn

ZHCSLC1A April 2020 – June 2026 TUSB1146

PRODUCTION DATA

封装选项

机械数据 (封装 | 引脚)

RNQ|40
- MPQF457A

散热焊盘机械数据 (封装 | 引脚)

订购信息

5.9 时序要求

			最小值	标称值	最大值	单位
USB3.1
t_IDLEEntry	从 U0 到电气空闲的延迟	请参阅图 6-4。		10		ns
t_{IDELExit_U1}	U1 退出时间：电气空闲中断到传输 LFPS	请参阅图 6-4。		6		ns
t_{IDLEExit_U2U3}	U2/U3 退出时间：电气空闲中断到传输 LFPS	请参阅图 6-4。		10		µs
t_{RXDET_INTVL}	在断开期间的 RX 检测间隔				12	ms
t_{IDLEExit_DISC}	断开退出时间			10		µs
t_{Exit_SHTDN}	关断退出时间			1		ms
t_{AEQ_FULL_DONE}	在完全完整 AEQ 模式下运行时获得最佳 EQ 设置的最长时间。				300	µs
t_{AEQ_FAST_DONE}	在快速 AEQ 模式下运行时确定适当 EQ 设置的最长时间。				60	µs
t_{DIFF_DLY}	差分传播延迟	请参阅图 6-3。			300	ps
t_R，t_F	输出上升/下降时间	在距输出引脚 1.7 英寸处测得的差分电压的 20% 至 80%；请参阅图 6-5。		40		ps
t_{RF_MM}	输出上升/下降时间不匹配	在距输出引脚 1.7 英寸处测得的差分电压的 20% 至 80%			2.6	ps
上电
t_{D_PG}	V_CC(min) 至内部电源正常状态置为高电平有效	请参阅图 6-11			25	ms
t_{CFG_SU}	CFG⁽¹⁾ 引脚建立⁽²⁾	请参阅图 6-11	250			µs
t_{CFG_HD}	CFG⁽¹⁾ 引脚保持	请参阅图 6-11	10			µs
t_{CTL_DB}	CTL[1:0] 和 FLIP 引脚去抖	请参阅图 6-11			16	ms

(1) 以下引脚包括 CFG 引脚： I2C_EN、EQ[1:0]、SSEQ[1:0] 和 DPEQ[1:0]。

(2) 当 V_CC 为最小值时，建议使 CFG 引脚保持稳定。