ZHCSJO2F May   2019  – September 2025 TPS7B81-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 器件使能 (EN)
      2. 6.3.2 欠压关断
      3. 6.3.3 电流限值
      4. 6.3.4 热关断
    4. 6.4 器件功能模式
      1. 6.4.1 在 VIN 低于 3V 条件下运行
      2. 6.4.2 在 VIN 高于 3V 条件下运行
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 功率耗散
        1. 7.1.1.1 估算结温
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 输入电容器
        2. 7.2.2.2 输出电容器
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 器件命名规则
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.1.1 功率耗散

电路可靠性需要适当考虑器件功率耗散、印刷电路板 (PCB) 上的电路位置以及正确的热平面尺寸。稳压器周围的 PCB 区域必须尽量消除其他会导致热应力增加的发热器件。

对于一阶近似，稳压器中的功率耗散取决于输入到输出电压差和负载条件。可使用 方程式 1 来计算 PD：

方程式 1. P D = V O U T - V I N × I O U T

需要注意的一点是，通过适当选择系统电压轨，可更大限度地降低功率耗散，从而实现更高的效率。通过适当的选择，可以获得最小的输入到输出电压差。器件的低压降有助于在宽输出电压范围内实现出色效率。

器件的主要热传导路径是通过封装上的散热焊盘。因此，必须将散热焊盘焊接到器件下方的铜焊盘区域。此焊盘区域包含一组镀通孔，可将热量传导到任何内部平面区域或底部覆铜平面。

最大功耗决定了该器件允许的最高结温 (TJ)。根据 方程式 2，功率耗散和结温通常与 PCB 和器件封装组合的结至环境热阻 (RθJA) 和环境空气温度 (TA) 有关。该公式重新排列后可得到输出电流（如方程式 3 所示）。

方程式 2. T J = T A + R θ J A × P D
方程式 3. I O U T = T J - T A ÷ R θ J A × V I N - V O U T

遗憾的是，此热阻 (RθJA) 在很大程度上取决于特定 PCB 设计中内置的散热能力，因此会因铜总面积、铜重量和平面位置而异。表中记录的 RθJA 由 JEDEC 标准 PCB 和铜扩散面积决定，仅用作封装热性能的相对测量。请注意，对于精心设计的热布局，RθJA 实际上是封装结至外壳（底部）热阻 (RθJCbot) 与 PCB 铜产生的热阻的总和。

图 7-1 至 图 7-6 展示了 RθJA 和 ψJB 的功能与铜面积和厚度的关系。这些图是使用 101.6mm × 101.6mm × 1.6mm 两层和四层 PCB 生成。对于四层板，内部平面使用 1oz 厚度的覆铜。外层均使用 1oz 和 2oz 铜厚度进行模拟。该器件的散热焊盘下方设有一个 2 × 1 阵列的散热过孔，这些过孔的钻孔直径为 300µm，铜镀层厚度为 25µm。散热通孔连接顶层和底层，如果是 4 层板，则连接第一个内部 GND 平面。每一层都有一个面积相等的铜平面。

TPS7B81-Q1 WSON (DRV) 封装的 RθJA 与铜面积间的关系图 7-1 WSON (DRV) 封装的 RθJA 与铜面积间的关系
TPS7B81-Q1 WSON (DRV) 封装的 ψJB 与铜面积间的关系图 7-2 WSON (DRV) 封装的 ψJB 与铜面积间的关系
TPS7B81-Q1 HVSSOP (DGN) 封装的 RθJA 与铜面积间的关系图 7-3 HVSSOP (DGN) 封装的 RθJA 与铜面积间的关系
TPS7B81-Q1 HVSSOP (DGN) 封装的 ψJB 与铜面积间的关系图 7-4 HVSSOP (DGN) 封装的 ψJB 与铜面积间的关系
TPS7B81-Q1 TO-252 (KVU) 封装的 RθJA 与铜面积间的关系图 7-5 TO-252 (KVU) 封装的 RθJA 与铜面积间的关系
TPS7B81-Q1 TO-252 (KVU) 封装的 ψJB 与铜面积间的关系图 7-6 TO-252 (KVU) 封装的 ψJB 与铜面积间的关系