ZHCSKI7E September 2003 – March 2026 TPS723
PRODUCTION DATA
压降电压 (VDO) 定义为在额定输出电流 (IRATED) 下(传输晶体管完全导通),输出电压与输入电压之差 (VOUT – VIN)。IRATED 是节 5.3 表中列出的最大 IOUT。导通晶体管处于欧姆区域或三极管区域并充当开关。压降电压间接指定了一个最大输入电压,该电压小于输出电压预计保持稳定的标称编程输出电压。如果输入电压升至高于标称输出稳压电压,输出电压也会上升。
对于 CMOS 稳压器,压降电压由导通晶体管的漏源导通状态电阻 (RDS(ON)) 决定。因此,如果线性稳压器的工作电流小于额定电流,该电流的压降电压会相应地变化。以下公式用于计算器件的 RDS(ON)。
