ZHCSVT0 May   2024 TPS55189-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 I2C 时序特性
    7. 5.7 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  VCC 电源
      2. 6.3.2  EXTVCC 电源
      3. 6.3.3  I2C 地址选择
      4. 6.3.4  输入欠压锁定
      5. 6.3.5  使能和可编程 UVLO
      6. 6.3.6  软启动
      7. 6.3.7  关断和负载放电
      8. 6.3.8  开关频率
      9. 6.3.9  开关频率抖动
      10. 6.3.10 电感器电流限制
      11. 6.3.11 内部充电路径
      12. 6.3.12 输出电压设置
      13. 6.3.13 输出电流监控及电缆压降补偿
      14. 6.3.14 输出电流限制
      15. 6.3.15 过压保护
      16. 6.3.16 输出短路保护
      17. 6.3.17 热关断
    4. 6.4 器件功能模式
      1. 6.4.1 PWM 模式
      2. 6.4.2 省电模式
    5. 6.5 编程
      1. 6.5.1 数据有效性
      2. 6.5.2 START 和 STOP 条件
      3. 6.5.3 字节格式
      4. 6.5.4 确认 (ACK) 和否定确认 (NACK)
      5. 6.5.5 目标地址和数据方向位
      6. 6.5.6 单独读取和写入
      7. 6.5.7 多重读取和多重写入
  8. 寄存器映射
    1. 7.1 REF 寄存器(地址 = 0h、1h)[复位 = 10100100b、00000001b]
    2. 7.2 IOUT_LIMIT 寄存器(地址 = 2h)[复位 = 11100100b]
    3. 7.3 VOUT_SR 寄存器(地址 = 3h)[复位 = 00000001b]
    4. 7.4 VOUT_FS 寄存器(地址 = 4h)[复位 = 00000011b]
    5. 7.5 CDC 寄存器(地址 = 5h)[复位 = 11100000b]
    6. 7.6 MODE 寄存器(地址 = 6h)[复位 = 00100000b]
    7. 7.7 STATUS 寄存器(地址 = 7h)[复位 = 00000011b]
    8. 7.8 寄存器汇总
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 开关频率
        2. 8.2.2.2 输出电压设置
        3. 8.2.2.3 电感器选型
        4. 8.2.2.4 输入电容器
        5. 8.2.2.5 输出电容器
        6. 8.2.2.6 输出电流限制
        7. 8.2.2.7 环路稳定性
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 第三方产品免责声明
      2. 9.1.2 开发支持
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • RYQ|21
散热焊盘机械数据 (封装 | 引脚)
订购信息

I2C 时序特性

TJ = -40°C 至 125°C,VIN = 12V,VOUT = 20V。典型值在 TJ = 25°C 下测得(除非另有说明)。
参数测试条件最小值典型值最大值单位
I2C 时序
fSCLSCL 时钟频率1001000kHz
tBUFSTOP 与 START 条件之间的总线空闲时间快速模式 +0.5µs
tHD(STA)(重复)START 条件后的保持时间260ns
tLOWSCL 时钟的低电平周期0.5µs
tHIGHSCL 时钟的高电平周期260ns
tSU(STA)重复 START 条件的建立时间260ns
tSU(DAT)数据建立时间50ns
tHD(DAT)数据保持时间0µs
tRCLSCL 信号的上升时间120ns
tRCL1重复 START 状态和 ACK 位之后的 SCL 信号上升时间120ns
tFCLSCL 信号的下降时间120ns
tRDASDA 信号的上升时间120ns
tFDASDA 信号的下降时间120ns
tSU(STO)停止条件的建立时间260ns
CBSDA 和 SCL 的容性负载200pF