ZHCSQE1A January   2024  – December 2024 TPS4810-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 电荷泵和栅极驱动器输出（VS、G1PU、G1PD、G2、BST、SRC）
      2. 7.3.2 使用 FET 栅极（G1PU、G1PD）压摆率控制的容性负载驱动
      3. 7.3.3 短路保护
        1. 7.3.3.1 带自动重试的短路保护
        2. 7.3.3.2 带闭锁的短路保护
      4. 7.3.4 欠压保护 (UVLO)
      5. 7.3.5 反极性保护
      6. 7.3.6 短路保护诊断 (SCP_TEST)
      7. 7.3.7 TPS48100-Q1 用作简单的栅极驱动器
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用：使用低侧电流检测功能的电池管理系统 (BMS) 中的断路器
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

图 4-1 DGX 封装，19 引脚 VSSOP（顶视图）
表 4-1 引脚功能
引脚 类型(1) 说明
名称 编号
EN/UVLO 1 I

EN/UVLO 输入。此引脚上的电压高于 1.24V 即可实现正常运行。强制此引脚低于 0.3V 会关断器件，从而将静态电流降低至约 1.5µA。（可选）通过电阻分压器连接到输入电源以设置欠压锁定。

当 EN/UVLO 保持悬空时，100nA 的内部下拉会将 EN/UVLO 拉至低电平并使器件保持关断状态。

INP2

 2 I

用于外部充电 FET 控制的输入信号。兼容 CMOS 的 GND 输入基准可设置 G2 引脚的状态。

INP2 具有下拉至 GND 的 100nA 内部弱下拉，可在 INP2 悬空时使 G2 拉至 SRC。
INP1

3

 I

用于外部放电 FET 控制的输入信号。对 GND 的 CMOS 兼容输入基准，可设置 G1PD 和 G1PU 引脚的状态。

INP1 具有下拉至 GND 的 100nA 内部弱下拉，可在 INP1 悬空时使 G1PD 拉至 SRC。
N.C

4

 — 无连接。
FLT

5

 O 开漏故障输出。在短路故障、电荷泵 UVLO、输入 UVLO 和 SCP 比较器诊断期间，此引脚将置为低电平有效。如果不需要 FLT 功能，请将其连接到 GND。
GND 6 G 将 GND 连接到系统地。
CS_SEL 7

I

电流检测选择输入。将该引脚接地以激活高侧电流检测。将该引脚驱动至 >2V 以激活低侧电流检测。

CS_SEL 具有下拉至 GND 的 100nA 内部弱下拉。
ISCP 8 I

短路检测设置。ISCP 与 GND 之间的电阻器可以设置短路电流比较器阈值。

如果不需要短路保护功能，则将 CS+、CS- 和 VS 引脚连接在一起。此外，还要将 ISCP 和 TMR 引脚连接到 GND。
TMR 9 I 故障计时器输入。TMR 引脚与 GND 之间的电容器可设置故障关断时间。
将它保持开路可设置最快速度。将该引脚保持开路状态，以便做出最快响应。如果不需要短路保护功能，则将 CS+、CS- 和 VS 引脚连接在一起。此外，还要将 ISCP 和 TMR 引脚连接到 GND。
SCP_TEST 10 I

内部短路比较器 (SCP) 诊断输入。

如果在 INP1 拉至高电平的情况下将 SCP_TEST 驱动为低电平至高电平，则会检查内部 SCP 比较器的运行情况。如果 SCP 比较器正常运行，则 FLT 变为低电平，而 G1PD 被拉至 SRC。

如果不需要此功能，请将 SCP_TEST 引脚连接到 GND。

SCP_TEST 具有下拉至 GND 的 100nA 内部弱下拉。
G2 11 O

充电 FET 栅极驱动器输出。其具有 1.69A 峰值拉电流和 2A 灌电流容量。如果未使用 G2 驱动器功能，请将 G2 引脚保持悬空状态。
BST 12 O 高侧自举电源。必须在此引脚和 SRC 之间连接一个最小值超过外部 FET Qg(tot) 的外部电容器。
SRC 13 O 外部 FET 的源极连接。
G1PD 14 O 高电流栅极驱动器下拉。此引脚下拉至 SRC。为了实现最快的关断，请将此引脚直接连接到外部高侧 MOSFET 的栅极。
G1PU 15 O 高电流栅极驱动器上拉。此引脚上拉至 BST。将此引脚连接到 G1PD 可获得最大栅极驱动转换速度。在此引脚和外部 MOSFET 的栅极之间可以连接一个电阻器来控制开通期间的浪涌电流。
CS– 17 I 电流检测负输入。
CS+ 18 I 电流检测正输入。

N.C

 19 — 无连接。
VS 20 P 控制器的电源引脚。
(1) I = 输入，O = 输出，I/O = 输入和输出，P = 电源，G = 接地