ZHCS443I June   2011  – May 2026 TPS2000C , TPS2001C , TPS2041C , TPS2051C , TPS2061C , TPS2065C , TPS2065C-2 , TPS2068C , TPS2069C , TPS2069C-2

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息：SOT-23
    5. 6.5 热性能信息： MSOP-PowerPAD
    6. 6.6 电气特性： TJ = TA = 25°C
    7. 6.7 电气特性：–40°C ≤ TJ ≤ 125°C
    8. 6.8 时序要求： TJ = TA = 25°C
    9. 6.9 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 欠压锁定
      2. 7.3.2 启用
      3. 7.3.3 内部电荷泵
      4. 7.3.4 电流限值
      5. 7.3.5 FLT
      6. 7.3.6 输出放电
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 输入和输出电容
      3. 8.2.3 应用曲线
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
    3. 10.3 功率耗散和结温
  12. 11器件和文档支持
    1. 11.1 接收文档更新通知
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

10.3 功率耗散和结温

估算 TPS20xxC 和 TPS20xxC-2 的功率耗散和最大预期结温是一种良好的设计实践。系统设计人员可通过上述计算来确定封装的选择、与其他功率耗散器件的接近程度以及印刷电路板 (PCB) 设计。这些因素会直接影响最高结温。其他因素（例如空气流量和最高环境温度）通常由系统注意事项决定。请务必记住，这些计算不包括相邻热源以及增强或受限气流的影响。

建议在这些器件周围增加额外的 PCB 覆铜区，以降低热阻抗并尽可能降低结温。焊盘焊接后可实现较低的结温，从而提高 TPS20xxC 和 TPS20xxC-2 器件和系统的效率和可靠性。以下示例用于确定 θJACustom 热阻抗（在热性能信息：SOT-23 和热性能信息：MSOP-PowerPAD 中注明）。这些示例使用具有 4 个层（每层 1oz 覆铜）的 JEDEC 高 k 电路板结构（2 个信号和 2 个平面）。

虽然 TI 建议将 DGN 封装焊盘焊接到电路板的覆铜区和过孔以实现低热阻抗，但在某些情况下可能不需要这样做。例如，在 IC 下面区域布线时。为此，某些器件采用不带 PowerPAD (DGK) 的封装。对于未焊接焊盘且无额外覆铜的 DGN 封装，额定电流为 0.5A 和 1A 的器件的 θJA 约为 141°C/W，额定电流为 1.5A 和 2A 的器件则约为 139°C/W。根据图 10-4 安装的 DGK 的 θJA 为 110.3°C/W。这些值可在方程式 1 中用于确定最高结温。

TPS2000C TPS2001C TPS2041C TPS2051C TPS2061C TPS2065C TPS2065C-2 TPS2068C TPS2069C TPS2069C-2 DBV 封装 PCB 布局示例图 10-2 DBV 封装 PCB 布局示例
TPS2000C TPS2001C TPS2041C TPS2051C TPS2061C TPS2065C TPS2065C-2 TPS2068C TPS2069C TPS2069C-2 DGN 封装 PCB 布局示例图 10-3 DGN 封装 PCB 布局示例
TPS2000C TPS2001C TPS2041C TPS2051C TPS2061C TPS2065C TPS2065C-2 TPS2068C TPS2069C TPS2069C-2 DGK 封装 PCB 布局示例图 10-4 DGK 封装 PCB 布局示例

如方程式 1 所示，以下过程需要迭代，因为功率损耗是由内部 MOSFET I2 × RDS(ON) 引起的，而 RDS(ON) 是结温的函数。在初始估算时，使用典型特性 中 125°C 下的 RDS(ON) 以及热性能信息：SOT-23 表中首选电路板结构的首选封装热阻。

方程式 1. TJ = TA + ((IOUT2 × RDS(ON)) × θJA)

其中

  • IOUT = 额定 OUT 引脚电流 (A)
  • RDS(ON) = 假定 TJ 下的电源开关导通电阻 (Ω)
  • TA = 最高环境温度 (°C)
  • TJ = 最大结温 (°C)
  • θJA = 热阻抗 (°C/W)

如果计算出的 TJ 与原始假设存在很大差异，请使用典型特性图估算 RDS(ON) 的新值并重新计算。

如果得到的 TJ 不低于 125°C，请尝试使用 PCB 结构或具有较低 θJA 的封装。