ZHCSX21A September   2024  – July 2025 TPLD801

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 电源电流特性
    7. 5.7 开关特性
    8. 5.8 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 I/O 引脚
        1. 7.3.1.1 输入模式
        2. 7.3.1.2 输出模式
        3. 7.3.1.3 上拉或下拉电阻器：
      2. 7.3.2 连接多路复用器
      3. 7.3.3 可配置使用逻辑块
        1. 7.3.3.1 2 位 LUT 宏单元
        2. 7.3.3.2 3 位 LUT 宏单元
        3. 7.3.3.3 2 位 LUT 或 D 型触发器/锁存器宏单元
        4. 7.3.3.4 具有设置/复位宏单元的 3 位 LUT 或 D 型触发器/锁存器
        5. 7.3.3.5 3 位 LUT 或管道延迟宏单元
        6. 7.3.3.6 4 位 LUT 或 8 位计数器/延迟宏单元
      4. 7.3.4 8 位计数器和延迟发生器 (CNT/DLY)
        1. 7.3.4.1 延迟模式
        2. 7.3.4.2 边沿检测器模式
        3. 7.3.4.3 复位计数器模式
      5. 7.3.5 可编程抗尖峰脉冲滤波器或边沿检测器宏单元
      6. 7.3.6 可选频率振荡器
        1. 7.3.6.1 振荡器电源模式
    4. 7.4 器件功能模式
      1. 7.4.1 上电复位
        1. 7.4.1.1 GPIO 快速充电
        2. 7.4.1.2 初始化
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 电源注意事项
        2. 8.2.1.2 输入注意事项
        3. 8.2.1.3 输出注意事项
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.4.1 上电复位

TPLD801 具有一个上电复位 (POR) 宏单元，可确保正确的器件初始化并确保器件中的所有宏单元正常运行。POR 电路的目标是在 VCC 电源首次施加到器件时以及在断电期间 VCC 下降时具有一致的行为和可预测的结果。为了实现这一目标，POR 驱动定义的内部事件序列，触发器件内部不同宏单元状态的更改，并最终触发 I/O 引脚状态的更改。

当器件电源 (VCC) 升至大约 VPORR 并且器件完全启动时，上电复位 (POR) 宏单元将产生逻辑高电平信号作为输出。所有输出均处于高阻状态，芯片开始从 OTP 加载数据。内部宏单元复位信号被释放，所有寄存器被初始化为默认状态。图 7-20 展示了 POR 系统生成启用某些宏单元的信号序列。

TPLD801 POR 序列图 7-20 POR 序列

如图 7-20 所示，在 VCC 开始增大并超过 VPORR 阈值后：

  • 首先，片上 OTP 存储器复位。
  • 接下来，器件从 OTP 存储器读取数据，并传输该信息以配置每个宏单元和连接多路复用器。
  • 第三阶段复位配置为输入的 GPIO，然后启用这些 GPIO。
  • 之后，LUT 复位并变为活动状态。在 LUT 之后，延迟单元、OSC、DFF、锁存器和管道延迟被初始化。
  • 所有宏单元初始化后，POR 宏单元产生的内部 POR 信号由低电平变为高电平。
  • 器件要初始化的最后一部分是输出引脚，此时这些引脚从高阻抗转变为活动状态。

延迟块将在启动序列期间将其输入传递到输出，而不延迟每个配置的信号，因此在 DLY 输入前面添加的将 DLY 输入和 POR 进行与运算的 LUT 会保证输入信号不显示，直到器件完全上电。