ZHDS344B September   2024  – August 2026 TPLD1202

PRODUCTION DATA  

  1.   1
  2.   2
  3.   3
  4. 1 特性
  5. 2 应用
  6. 3 说明
  7. 4 引脚配置和功能
  8. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  电源电流特性
    7. 5.7  开关特性
    8. 5.8  I2C 总线时序要求
    9. 5.9  SPI 时序要求
    10. 5.10 典型特性
  9. 6 参数测量信息
  10. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  I/O 引脚
        1. 7.3.1.1 输入模式
        2. 7.3.1.2 输出模式
        3. 7.3.1.3 上拉或下拉电阻器：
      2. 7.3.2  连接多路复用器
      3. 7.3.3  可配置使用逻辑块
        1. 7.3.3.1 2 位 LUT 或 D 型触发器/锁存器宏单元
          1. 7.3.3.1.1 2 位 LUT
          2. 7.3.3.1.2 D 型触发器/锁存器
        2. 7.3.3.2 2 位 LUT 或图形发生器宏单元
          1. 7.3.3.2.1 2 位 LUT
          2. 7.3.3.2.2 图形发生器
        3. 7.3.3.3 具有复位/设置宏单元的 3 位 LUT 或 D 型触发器/锁存器
          1. 7.3.3.3.1 3 位 LUT
          2. 7.3.3.3.2 具有复位/设置功能的 D 型触发器/锁存器
        4. 7.3.3.4 3 位 LUT 或 D 型触发器/锁存器或移位寄存器宏单元
          1. 7.3.3.4.1 3 位 LUT
          2. 7.3.3.4.2 具有复位/设置功能的 D 型触发器/锁存器
          3. 7.3.3.4.3 8 位移位寄存器
        5. 7.3.3.5 具有复位/设置宏单元的 4 位 LUT 或 D 型触发器/锁存器
          1. 7.3.3.5.1 4 位 LUT
          2. 7.3.3.5.2 具有复位/设置功能的 D 型触发器/锁存器
      4. 7.3.4  可配置逻辑和时序块
        1. 7.3.4.1 3 位 LUT
        2. 7.3.4.2 具有复位/设置功能的 D 型触发器/锁存器
        3. 7.3.4.3 8 位计数器/延迟发生器 (CNT/DLY)
          1. 7.3.4.3.1 延迟模式
          2. 7.3.4.3.2 复位计数器模式
          3. 7.3.4.3.3 单稳态模式
          4. 7.3.4.3.4 频率检测器模式
          5. 7.3.4.3.5 边沿检测器模式
          6. 7.3.4.3.6 延迟边沿检测器模式
        4. 7.3.4.4 LUT/DFF + CNT 模式
      5. 7.3.5  可编程抗尖峰脉冲滤波器或边沿检测器
      6. 7.3.6  抗尖峰脉冲滤波器或边沿检测器
      7. 7.3.7  状态机 (SM)
        1. 7.3.7.1 状态机输入
        2. 7.3.7.2 状态机输出
        3. 7.3.7.3 配置状态机
        4. 7.3.7.4 状态机时序注意事项
      8. 7.3.8  8 位计数器/延迟发生器/有限状态机
      9. 7.3.9  PWM 发生器
      10. 7.3.10 看门狗计时器
      11. 7.3.11 多通道模拟比较器 (McACMP)
      12. 7.3.12 电压基准 (VREF)
      13. 7.3.13 模拟温度传感器 (TS)
      14. 7.3.14 振荡器
        1. 7.3.14.1 2kHz 或 10kHz 可选频率振荡器
        2. 7.3.14.2 25MHz 固定频率振荡器
        3. 7.3.14.3 振荡器电源模式
      15. 7.3.15 串行通信
        1. 7.3.15.1 I2C 模式
        2. 7.3.15.2 SPI 模式
        3. 7.3.15.3 虚拟 I/O
    4. 7.4 器件功能模式
      1. 7.4.1 上电复位
      2. 7.4.2 电源控制模式
      3. 7.4.3 保护特性
        1. 7.4.3.1 器件读取/写入锁定
        2. 7.4.3.2 OTP 循环冗余校验 (CRC)
      4. 7.4.4 编程
        1. 7.4.4.1 可选 I2C/SPI 接口
        2. 7.4.4.2 一次性可编程存储器 (OTP) 和编程过程
        3. 7.4.4.3 Intel 十六进制文件格式
  11. 8 TPLD1202 寄存器
    1. 8.1 TPLD1202_User 寄存器
    2. 8.2 TPLD1202_Cfg_0 寄存器
    3. 8.3 TPLD1202_Cfg_1 寄存器
  12. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 电源注意事项
        2. 9.2.1.2 输入注意事项
        3. 9.2.1.3 输出注意事项
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  13. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  14. 11修订历史记录
  15. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.11 多通道模拟比较器 (McACMP)

TPLD1202 具有一个带有集成采样引擎的多通道模拟比较器 (McACMP) 宏单元。McACMP 会比较两个电压（IN+ 和 IN-）并输出数字信号 (OUT)，以指示哪个较大，IN+ 为高电平信号，IN- 为低电平信号。

TPLD1202 多通道模拟比较器方框图图 7-45 多通道模拟比较器方框图

为了在 TPLD 设计中使用 McACMP 宏单元，上电 (PUP) 端口需要连接到逻辑高电平信号。通过连接来自连接多路复用器的 PUP 信号，McACMP 可设置为始终开启、始终关闭或动态切换。McACMP 断电时，输出为低电平。

  • PUP = 1 => ACMP 已上电。
  • PUP = 0 => ACMP 已断电。
上电时，McACMP 输出会保持低电平，然后在 PUP 输入信号变为高电平后经过 tstart 时间变为有效。

McACMP 宏单元具有一个正极输入端，该输入端可连接至多种外部信号源，并在进入模拟比较器之前经过可选增益级和电压迟滞处理。负输入可由内部 VREF 创建，也可通过外部源提供。

表 7-21 McACMP 输入源
参数

主要源

辅助源
IN+ 源

McACMP IN0

McACMP IN1

McACMP IN2

VCC

McACMP IN3

温度传感器

IN+ 增益：McACMP 正输入可由各种外部源提供，并且在连接到模拟比较器之前也可以具有可选择的增益级（1X、0.5X、0.33X、0.25X）。

IN- 电压范围：32mV – 2.016V（通过内部 VREF）或高达 2.016V 外部源。

迟滞：如果使用内部 VREF，相应的 McACMP 通道有四个可选的迟滞选项：0mV、32mV、64mV 和 192mV。

  • 0mV：禁用输入信号迟滞。
  • 64mV：是 +32mV 和 -32mV 迟滞。对于 VREF = 1.024V，触发点为 1.056V 和 0.992V。
  • 128mV：是 +64mV 和 -64mV 迟滞。对于 VREF = 1.024V，触发点为 1.088V 和 0.960V。
  • 192mV：是 +96mV 和 -96mV 迟滞。对于 VREF = 1.024V，触发点为 1.120V 和 0.928V。
如果需要迟滞，必须使用内部 VREF。此外，原本会超出 VREF 范围的迟滞值将被限制为器件中可用的最小值和最大值范围内。例如，如果 IN- = 1.984V 且 VHYS = ±64mV，则下触发点将为 1.920V，而上触发点将为 2.016V。

当只选择一个通道时，McACMP 将禁用采样引擎并充当分立式模拟比较器。

在多通道采样模式下，TPLD1202 可配置为对多达 4 个通道进行采样，每个通道都有自己的可选增益、电压基准和迟滞（如果使用内部 VREF）。可以通过给定的预分频器和 McACMP 上的额外分频器从 OSC0 的输出中选择采样时钟。可以设置的其他配置包括输出同步、开始采样序列的触发器以及每个通道的异步复位选项。

在多通道模式下采样时，McACMP 将按顺序（通道 0 到通道 n）对设定通道进行采样，且可以选择捕获样本的时钟边沿。

时钟：McACMP 采样时钟可以选择为 OSC0、OSC0/2、OSC0/4 或 OSC0/8。

启用触发器：请注意，使能信号是 McACMP 的同步信号，因此触发脉冲宽度需要至少为一个时钟周期宽。

  • 边沿敏感 EN 模式：当在 PUP 输入上检测到上升沿时，McACMP 将开始一个采样序列，然后进入空闲状态。

  • 电平敏感 EN 模式：当在 PUP 输入上检测到高电平时，McACMP 将开始采样序列，并且只要 PUP 为高电平就会持续采样；一旦 PUP 变为低电平，McACMP 将在进入空闲状态之前完成采样序列。

输出同步：

  • 同步：采样输出将被锁存，然后在最后一个通道被采样后显示在其各自的通道输出中。

  • 交错：采样输出在被采样时将显示在其各自的通道输出中。

采样边沿选择：

  • 负边沿：在时钟的负边沿或下降沿捕获样本。

  • 正边沿：在时钟的正边沿或上升沿捕获样本。

序列重启/输出锁存复位：当 McACMP 运行时，可以触发重启/复位信号，以从通道 0 重新开始采样序列。通道也可以独立选择在该信号被触发时将输出锁存数据清除。如果复位输入保持低电平，无论使能触发模式如何，McACMP 都将持续对通道 0 进行采样，直到复位释放。

还有一个数据就绪输出，对所有配置的通道采样完毕后，它将在一个基础时钟周期内保持高电平。例如，如果选择 1kHz (2kHz/2) 采样时钟，则数据就绪脉冲宽度将为 500µs。