ZHCS469B September 2011 – June 2022 TMP100-Q1 , TMP101-Q1
PRODUCTION DATA
发起传输的器件被称为控制器,而受控制器控制的器件为目标。总线必须由一个控制器件控制,以生成串行时钟 (SCL),控制总线访问并生成启动和停止条件。
为了对一个特定的器件寻址,要在 SCL 为高电平时将数据线 (SDA) 的逻辑电平从高拉为低,以发送一个开始条件。总线上的所有目标器件移入目标地址字节,最后一位表明希望进行读取还是写入操作。在第九个时钟脉冲期间,被寻址的目标器件会生成一个确认位并将 SDA 下拉为低电平,对控制器做出响应。
然后数据传输被发起并且发出超过 8 个时钟脉冲,随后是一个确认位。在数据传输期间,SDA 必须保持稳定,同时 SCL 为高电平,这是因为在 SCL 为高电平时,SDA 中的任何变化会被认为是一个控制信号。
当所有数据的传输均已完成后,控制器会在 SCL 为高电平时将 SDA 从低电平拉至高电平,生成一个停止条件。