ZHCSY84A May 2025 – October 2025 TLV9020L , TLV9022L , TLV9030L , TLV9032L
PRODMIX
当 CLR 为高电平或低电平时，比较器不处于闩锁状态，比较器处于活动状态（“已使能”）并响应输入条件，为下一个限定条件闩锁做好准备。
CLR 输入仅在 CLR 输入的高电平到低电平（下降）沿清除输出闩锁。然后，比较器在清除后处于活动状态（已使能），直到发生下一个闩锁条件事件。
通过使用下降沿触发复位，CLR 引脚可以稳定处于高电平或低电平，从而防止硬件或软件故障锁定比较器，并满足安全关键型设计要求。
如果 CLR 引脚在比较器输出转换的同时转换（下降），则可能会发生设置时间争用。在 CLR 下降沿时间期间，输出状态为不确定。建议尽可能快地使 CLR 下降沿免受这种争用的影响（下降时间 <100ns）。
CLR 引脚具有失效防护（即“5V 兼容”输入）功能，可接受高达 5V 的逻辑高电平，与比较器电源电压无关。逻辑高电平 (VOH) 阈值为 1.2V。
CLR 输入端还具有 200nA 的有源下拉电流，用于确保 CLR 引脚在启动期间为低电平且比较器处于活动状态。即使有此下拉电流电阻，也不建议将 CLR 输入悬空。