ZHCSYP4A July   2025  – November 2025 TLV3214-Q1

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1. 4.1 引脚配置：TLV3211-Q1、TLV3221-Q1
    2. 4.2 引脚配置：TLV3212-Q1、TLV3222-Q1
    3. 4.3 引脚配置：TLV3214-Q1
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息 - 单通道
    5. 5.5 热性能信息 - 双通道
    6. 5.6 热性能信息 - 四通道
    7. 5.7 电气特性
    8. 5.8 开关特性
    9. 5.9 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
    4. 6.4 器件功能模式
      1. 6.4.1 输入
        1. 6.4.1.1 未使用的输入
      2. 6.4.2 内部迟滞
      3. 6.4.3 输出
        1. 6.4.3.1 推挽输出
        2. 6.4.3.2 开漏输出
      4. 6.4.4 ESD 保护
      5. 6.4.5 上电复位 (POR)
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 基本的比较器定义
        1. 7.1.1.1 运行
        2. 7.1.1.2 传播延迟
        3. 7.1.1.3 过驱电压
      2. 7.1.2 外部迟滞
        1. 7.1.2.1 具有迟滞功能的反相比较器
        2. 7.1.2.2 具有迟滞功能的同相比较器
    2. 7.2 典型应用
      1. 7.2.1 低侧电流检测
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.4.3.2 开漏输出

具有一个仅灌入的开漏（通常也被称为集电极开路）输出级，可将输出逻辑电平上拉至一个外部电压（0V 至 5.5V），而不受比较器电源电压 (V+) 的影响。该开漏输出允许对多个开漏输出进行逻辑或运算和逻辑电平转换。

TI 建议将上拉电阻器电流设置为 100uA 至 1mA。较低的上拉电阻值有助于增加上升沿的上升时间，但代价是增加 VOL 和功耗。上升时间将取决于总上拉电阻和总负载电容的时间常数。大阻值上拉电阻 (>1MΩ) 将在输出 RC 时间常数的影响下产生指数上升沿并增加上升时间。

直接将输出与电压源短接会导致热失控，最终导致器件损坏。如果可能发生输出短路，建议使用一个串联限流电阻器来限制功率耗散。

未使用的开漏输出可保持悬空，如果不允许使用悬空引脚，也可以连接到 V- 引脚。