ZHCSZG1A November 2024 – August 2025 TAS5802
PRODUCTION DATA
6.3.2 器件时钟
TAS5802 器件具有灵活的时钟系统。在内部，器件需要多个时钟，主要是以相关的时钟速率工作才能正常运行。所有这些时钟都可以从串行音频接口获得。
图 6-1 具有相应时钟的音频流图 6-1 展示了基本数据流和时钟分配。
串行音频接口通常具有 4 个连接引脚，如下所列：
- SCLK（位时钟）
- LRCK/FS（左右字时钟或帧同步）
- SDIN（输入数据）
- SDOUT（输出数据）
此器件有一个内部 PLL，此 PLL 用于获取 SCLK 并创建 DSP 和 DAC 时钟所需的较高速率的时钟。
TAS5802 器件有一个音频采样率检测电路，可自动检测采样率以哪个频率运行。支持常见的音频采样频率：32kHz、44.1kHz 至 48kHz、88.2kHz 至 96kHz，容差为 ±5%。采样频率检测器自动为 DAC 和 DSP 设置时钟。